Mit 2D-Material: Forscher stapeln Transistoren in einem Chip

3D-Stacking ist eine Lebensverlängerung für Moores Law. Bei Silizium werden mehrere Chips gestapelt, 2D-Materialien machen mehrere Transistorlagen in einem Chip möglich.

Artikel veröffentlicht am 17. Januar 2024, 12:45 Uhr, Johannes Hiltscher

Künstlerische Darstellung des dreilagigen Chips mit Transistoren aus 2D-Material. (Bild: Elizabeth Flores-Gomez Murray, Materials Research Institute)

Bei Flash-Speicher sind gestapelte Transistoren seit Jahren nicht mehr wegzudenken. Für Logik hingegen lassen sie sich bislang nicht realisieren – zumindest mit den klassischen Siliziumhalbleitern. Anders sieht das bei der Verwendung sogenannter 2D-Materialien aus. Mit diesen nur wenige Atomlagen dünnen Materialien fertigten Forscher der Pennsylvania State University erstmals im Wafer-Maßstab Chips mit bis zu drei Transistorlagen. Das Stacking innerhalb eines Chips könnte künftig weiter eine deutliche Steigerung der Integrationsdichte von Halbleitern ermöglichen.

Im Fachmagazin Nature haben die Forscher ihre Ergebnisse publiziert, für die sie Hunderte Transistoren vermessen und Schaltungen mit bis zu 500 Feldeffekttransistoren (FETs) gefertigt haben. Zudem fertigten sie als erste Gruppe auf der Fläche eines vollständigen Wafers – auch wenn es sich lediglich um einen 2-Zoll-Wafer mit "über 10.000 FETs" handelt. Begonnen hatten sie ihre Arbeit mit Molybdändisulfid, wie eine alte Version des Artikels vom Januar 2023 (PDF) zeigt. Für die Nature-Publikation erweiterten sie ihre Arbeit auf Wolframdiselenid.

Die Fertigung unterscheidet sich dabei deutlich von Siliziumhalbleitern: Die 2D-Materialien werden zunächst auf einem 2-Zoll-Wafer aus Saphir aufgewachsen, abgelöst und dann auf den Ziel-Wafer übertragen. Hier dient ein Silizium-Wafer als Substrat, was auch die Kombination mit Siliziumhalbleitern ermöglichen würde. Auf dem Ziel-Wafer wurden zunächst die Gate-Elektroden gefertigt, bevor, getrennt durch eine Aluminiumoxidschicht, das 2D-Material als Kanal aufgelegt wird.

Drei und mehr Schichten für komplexe Halbleiter

Hierbei sind lediglich thermische Prozesse mit einer relativ niedrigen Temperatur von 185 °C erforderlich, was eine Zerstörung der bereits gefertigten Schichten verhindert. Eine genaue Übersicht über den Fertigungsprozess gibt die oben verlinkte alte Version des Artikels.

Gefertigt haben die Forscher neben zweilagiger Logik auch einen dreilagigen Chip, bei dem auf einer Logikschicht eine Schicht aus NAND-Flash liegt. Die oberste Transistorschicht dient als Fotosensor. Die Forscher versprechen sich hiervon eine Vereinfachung der Integration verschiedener Komponenten, die in Siliziumhalbleitern oft herausfordernd ist. Eine weitere Steigerung der Schichtenzahl halten sie für möglich.

Kommerzialisierung dauert noch

Bis 3D-Chips mit 2D-Materialien im industriellen Maßstab gefertigt werden können, bleibt allerdings noch einiges zu tun. Im Anhang der aktuellen Veröffentlichung (PDF) listen die Forscher diverse Punkte auf, die noch zu verbessern sind: Weit oben steht eine Verbesserung der Ausbeute (Yield), also des Anteils funktionierender Chips. Aktuell liege die bei zweilagigen Chips zwischen 50 und 60 Prozent. Bei dreilagigen Chips schwankt sie stark für die einzelnen Schichten: Für Molybdändisulfid liegt sie zwischen 40 und 90 Prozent, für Wolframdiselenid zwischen 45 und 67 Prozent.

Ein Problem dabei ist die Übertragung des 2D-Materials, die in Handarbeit erfolgt. Als erfolgversprechend sehen die Forscher hier eine starke Automatisierung, auch gebe es Ansätze, die Materialien bei niedrigen Temperaturen direkt auf den Ziel-Wafer aufzuwachsen. Daneben werden diverse Aspekte genannt, welche die Parametrisierung der Transistoren betreffen.

Deutlich kleiner als andere Forscher

Auch von den Strukturgrößen kommerzieller Halbleiter sind die Forscher noch ein ganzes Stück entfernt. Dennoch übertreffen sie in diesem Aspekt die Arbeiten anderer Forscher: Die von ihnen gefertigten Transistoren sind mit Kanallängen von 45 nm deutlich kleiner, andere Publikationen bewegen sich im Mikrometerbereich.

Interesse seitens der Halbleiterindustrie besteht auf jeden Fall: Bei seinem vergangenen Technology Symposium nannte TSMC 2D-Materialien als mögliche künftige Fertigungstechnologie.