Milan: AMD plant Zen 3 mit acht Kernen pro CCX

Die nächste Ausbaustufe der Zen-CPU-Architektur erhält einige Änderungen: Ein einzelner Chip scheint nicht mehr aus zwei Blöcken aufgebaut zu sein, sondern nur aus einem. Das optimiert die internen Latenzen.

Artikel veröffentlicht am 5. Oktober 2019, 13:56 Uhr, Marc Sauter

Unterschiede zwischen Zen 2 (Rome) und Zen 3 (Milan) (Bild: AMD)

AMD hat auf dem HPC Advisory Council einen Vortrag zur kommenden Zen-3-Architektur und dem Milan genannten Server-Design für die nächste Epyc-CPU-Generation gehalten. Ein Video der Präsentation ist mittlerweile online, wie Planet 3DNow berichtet. Für Zen 3 plant AMD mit acht Kernen pro CCX, bisher bestand der aus zwei Quadcore-Blöcken.

Ein solcher Compute Core Complex bildet bei der Zen-Architektur bisher den kleinsten gemeinsamen Nenner, alle Designs sind aus mindestens einem davon aufgebaut: Für Picasso alias Ryzen 3000G nutzt AMD einen, für Matisse alias Ryzen 3000 und für Rome alias Epyc 7002 jeweils zwei in einem Chip. Bei Matisse und Rome hat dies den Nachteil, dass die Kommunikation zwischen den beiden Quadcore-Blöcken über das externe I/O-Die eine höhere Latenz aufweist als innerhalb eines CCX.

Bei Milan soll ein CCX daher acht Kerne umfassen, wobei ein CCX offenbar auch gleich einem CCD (Compute Core Die) und somit einem CPU-Chiplet entspricht. Bisher nutzt AMD davon acht und koppelt sie per I/O-Die, um einen 64-kernigen Prozessor zu erhalten. Milan wird wie Rome den Sockel SP3 nutzen und 64 Cores haben, hinzu kommen acht DDR4-Speicherkanäle und 128 PCIe-Gen4-Lanes.

Das Tape-out von Milan ist bereits erfolgt, unseren Informationen zufolge wurde kürzlich das Bring-up der ersten 7-nm-Chips erfolgreich durchgeführt. Folglich hat AMD frühe Systeme mit Milan am Laufen und kann sich nun darauf konzentrieren, die Prozessoren zu prüfen und zu validieren, um so die Serienfertigung auf den Weg zu bringen. Milan ist für 2020 geplant, Intel will bis dahin Cooper Lake und im (späten) zweiten Halbjahr dann Ice Lake SP veröffentlichen. Auf Milan folgen 2021 die Genoa-Chips für den neuen Sockel SP5 mit DDR5-Speicher und PCIe Gen5.