Mikrocontroller: Samsung soll MCU mit offener RISC-V-Architektur entwickeln

Prototyp-Chip mit RISC-V (Bild: D Coetzee/CC0 1.0)

Statt Lizenzen für Cortex-Prozessorkerne an ARM zu zahlen, scheint sich Samsung der Open-Source-Architektur RISC-V zuzuwenden. Ein entsprechender Mikrocontroller befinde sich bereits in Arbeit, die Industrie wartet gespannt auf erste Resultate.

Geht es nach einem Bericht der südkoreanischen ET News, entwickelt Samsung einen Mikrocontroller (MCU) auf Basis der quelloffenen RISC-V-Architektur. Die wurde an der Computer Science Division der University of California Berkeley geschaffen, beteiligt an RISC-V ist unter anderem Sparc-Erfinder David Patterson. Die Entwicklung der 32-Bit-MCU soll Samsung Electronics im ersten Halbjahr 2016 gestartet haben.

Üblich bei Mikrocontrollern sind heutzutage MCUs, die auf einem von ARM kostenpflichtig lizenzierten Cortex-M-Design basieren, also etwa Cortex-M0(+)-Kerne verwenden. In diese Richtung geht auch die Anzahl der Transistoren, die Samsung für den RISC-V-basierten Chip planen soll. Angesetzt seien bis zu 20.000 Transistoren und eine extrem geringe Leistungsaufnahme. Gedacht ist die MCU wohl für Wearables.

RISC-V erhält immer mehr Unterstützung

Samsung hat Erfahrung mit der Entwicklung eigener CPU-Kerne. Für den Exynos 8890, ein in Smartphones verwendetes System-on-a-Chip, entwarfen die Südkoreaner die M1-Kerne. Das steht für Mongoose (Magusten), zu denen die schlangenfressenden Mungos zählen. Die M1-Kerne sind nicht mit ARMs Cortex-M0 vergleichbar, sondern weitaus stärker und mit unter 3 Watt pro Kern fällt die Leistungsaufnahme für eine MCU viel zu hoch aus.

Generell wächst seit einigen Monaten die Unterstützung für die RISC-V-Architektur: Zu den Gründungsmitgliedern zählen unter anderem AMD, IBM, Google, HPE, Mellanox, Microsoft, Nvidia, Oracle und Qualcomm. Weitere Partner sind Micron und NXP, erste Designs sind Rocket-Chip und Z-Scale (ähnlich einem Cortex-M0). Softwaresupport gibt es in Form der Chisel-Sprache, Betriebssysteme wie FreeBSD unterstützen RISC-V ebenfalls.