Intel & Sifive: Erstes Horse-Creek-Board mit RISC-V-Chip erscheint im Sommer
Bereits 2021 hatte Intel eine eigene RISC-V-Plattform namens Horse Creek angekündigt. Der erste Chip ist fertig, er soll im Sommer auf einem Board namens Hifive Pro P550 erhältlich sein ( via Liliputing(öffnet im neuen Fenster) ). Auf der Homepage von Sifive findet sich bereits ein Eintrag zum Board(öffnet im neuen Fenster) , beim RISC-V-Summit präsentierten Sam Grove von Sifive und Nikhil Krishna Gopalakrishna von Intel erste Details.
Anders als angekündigt wird der Chip nicht mit Intels 7-nm-Prozess, sondern bereits dem Nachfolger Intel 4 gefertigt. Dank Intels Funktionsblöcken für PCIe und DDR5 wird es sich um das mit Abstand leistungsfähigste System on Chip (SoC) mit RISC-V-Prozessor handeln. Die vier integrierten P500-Kerne sollen mit über 2 GHz takten und sowohl ihre Vorgänger als auch ARMs Cortex-A75 in den Schatten stellen. Die 16 GByte DDR5-RAM sollen mit bis zu 5.600 MT/s laufen.
Verglichen mit dem Vorgänger Hifive Unmatched wächst nicht nur die Prozessorleistung, auch das Board wird größer: Es wird im Micro-ATX-Formfaktor mit 244 mm Kantenlänge erscheinen. Die größere Grundfläche macht die deutlich umfangreichere Ausstattung erforderlich: Auf einem gerenderten Bild sind zwei PCIe-x16-Slots zu erkennen, auch jeweils ein M.2-Slot mit E- und M-Key für ein Wi-Fi-Modul und eine NVMe-SSD sollen mit aufs Board.
Ein fertiges Entwicklerboard
Mit dem Hifive Pro 550 sollen Entwickler direkt produktiv arbeiten können: Es soll als Entwicklungsplattform für das RISC-V-Ökosystem dienen – als konkretes Beispiel wurde eine Plattform für Continuous Integration und Delivery (CI/CD) genannt. Um das Board direkt verwenden zu können, ist auch ein Grafikchip verbaut – wer bei Intel auf einen Xe-Chip hofft, wird allerdings enttäuscht: Lediglich ein SM768-Chip (PDF)(öffnet im neuen Fenster) von Silicon Motion ist aufgelötet.
Neben den bekannten Details zum P500-Prozessorkern gab es noch ein paar interessante Details zu hören: So enthält der 2 MByte große L3-Cache einen Streaming Prefetcher, der permanent Daten aus dem Speicher holen und so den Speicherzugriff deutlich beschleunigen kann. Daneben gibt es 2 MByte sogenannten Scratchpad-Speicher im Chip, auf den besonders schnell zugegriffen werden kann. Das Silizium-Die des Chips ist, dank des modernen Fertigungsprozesses, mit 4x4 mm ziemlich klein, das Package misst 19x19 mm.
Einiges ist noch unkonkret
Die vielen PCI-Slots machen allerdings einen PCIe-Switch erforderlich, der PCIe-Root-Complex unterstützt maximal acht Lanes. Und hier wird es etwas unkonkret: Gopalakrishna von Intel nannte keine konkrete Anzahl nutzbarer Lanes, sondern sagte wörtlich "bei Gen5 unterstützen wir 2 oder 4 Lanes, bei Gen3 8" . Der Grund dafür dürfte im ungewöhnlichen Aufbau des Root Complex liegen.
Der stammt nämlich nicht komplett von Intel, lediglich die Transceiver, also die Phy-Ebene, steuert das Unternehmen bei. Der Controller hingegen ist von Cadence eingekauft, sein Durchsatz dürfte der Flaschenhals sein. Der gleiche Aufbau findet sich beim DDR5-Block. Die teils unkonkreten Angaben sowie ein beim RISC-V-Summit gezeigtes Board deuten darauf hin, dass das Board sich noch in einer frühen Prototypenphase befindet. Genaue Daten will Sifive in den kommenden Monaten bekanntgeben.
Eines steht aber jetzt schon fest: Mit Horse Creek macht RISC-V einen großen Schritt nach vorn. Intel Foundry Services wird die Plattform an Kunden vermarkten, der Druck auf ARM steigt damit.