Intel Foundry Event: Intel will bis 2030 mit TSMC konkurrieren
Intel hat auf dem gestrigen IFS-Event(öffnet im neuen Fenster) angekündigt, bis 2030 der zweitgrößte Auftragsfertiger neben TSMC sein zu wollen. So soll nicht nur die Fertigung für eigene Chips mit neuesten Nodes wie 18A und 14A wieder zur besten Halbleiterfertigung werden, man will zeitgleich auch praktisch zum zweiten TSMC werden. Besonders seit Beginn der KI-Ära hat der Hersteller aus Taiwan stets volle Auftragsbücher.
Das zeigt sich bereits in der Benennung der Nodes, die Intel zukünftig stärker an das Namensschema des Hauptkonkurrenten TSMC anlehnt. Der Nachfolger von Intel 4 wird folglich Intel 3-P heißen, in Anlehnung an TSMC N3P. Bereits an den Namen der Nodes soll sichtbar werden, mit welchen Nodes Intel sich auf einer Höhe sieht. Nach Intel 3 geht es mit Intel 20A, Intel 18A und Intel 14A weiter.
Das A steht dabei für Ångström(öffnet im neuen Fenster) , eine Längeneinheit, die dem zehnmillionsten Teil eines Millimeters entspricht, also 100 Picometer. Mit den ersten Ångström-Prozessen führt Intel die Gate-all-around-Transistoren (GAA) und Power-VIA (Backside-Power-Delivery) ein. Die Stromversorgung von der Rückseite bringt viele technische Herausforderungen mit sich, ist aber deutlich effizienter und ermöglicht eine schnellere Regulierung der Spannung.
Konflikte durch Umbenennung
Bei der Namensgebung zeigt sich, dass Intel es sich mit der Namensgebung nicht immer leicht macht. Der erste High-NA-EUV-Node, Intel 14A, müsste dem restlichen Schema folgend eigentlich Intel 16A heißen. Diese Bezeichnung wird jedoch übersprungen, da Intel mit der Einführung der aktuellen Benennung den vorherigen Intel 22nm-Node in Intel 16 umbenannt hat und man eine Verwechselung vermeiden will.
Intel 14A wird in Oregon entwickelt, wohin kürzlich bereits die erste High-NA EUV-Maschine von ASML geliefert wurde. CEO Pat Gelsinger betonte auf der Keynote des Events, dass Intel Leading-Edge-Fertigung in großem Stil wieder im Westen etablieren will. Die Entwicklung ist immerhin weit genug vorangeschritten, um bereits einen Test-Wafer aus der 14A-Entwicklung zeigen zu können.
Bei Verbesserungen und Abwandlungen orientiert sich Intel ebenfalls an der neuen Namensgebung. Intel 3-P++ wird es nicht geben, stattdessen werden Bezeichnungen wie Intel 3-E und Intel 18A-P genannt. Daraus lässt sich zumindest bei der Konkurrenz teilweise ablesen, ob der Node eher für besonders Effiziente oder für taktfreudige High-Performance-Chips geeignet ist, wobei am Ende auch das Chipdesign selbst einen großen Einfluss auf diese Parameter hat.
Stapelchips sind in Arbeit
Mit dem Kürzel T beschreibt Intel zukünftig Nodes, in denen Through-Silicon-Vias (TSV) zum Einsatz kommen. Dabei handelt es sich um Kupferverbindungen, die durch die Siliziumchips hindurch laufen, um mehrere Schichten übereinander stapeln zu können. 2,5D und 3D-Fertigung werden zunehmend wichtig für Chiphersteller, besonders KI-Chips bestehen aus immer mehr Komponenten, die für maximale Effizienz auf möglichst kleinem Raum integriert werden.
Wenn es nach der Roadmap geht, hat Intel alle Voraussetzungen, um mit TSMC auf Augenhöhe konkurrieren zu können und in Teilbereichen sogar Marktführer zu werden. Am Ende wird aber die Realität entscheiden, ob es auch dazu kommt. Eine Serie an Verspätungen wie einst beim 10-nm-Node könnte am Ende für ein ganz anderes Bild sorgen. Intel ist allerdings bisweilen zuversichtlich, dass man aus den Fehlern gelernt hat und die Prognosen realistisch sind.