Hybrid-CPU: Alder Lake mit DDR5-Speicher getestet
Intels Alder Lake wird die erste CPU mit DDR5-Unterstützung. Ein Muster des Hybrid-Chips erreicht deutlich mehr Bandbreite als mit DDR4.
Der chinesische Anbieter Longsys hat seine ersten DDR5-Speichermodule fertiggestellt und damit gleich Intels kommende Alder Lake getestet. Diese Prozessoren sollen noch 2021 erscheinen, es sind die ersten Desktop-CPUs mit einem sogenannten Hybrid-Design samt 10-nm-Technik und DDR5-/DDR4-Unterstützung.
Longsys verwendete Intels Dev-Kit, darauf lief ein Alder Lake S als Engineering Sample im B2-Stepping. Das hat acht Kerne bei 800 MHz - zumindest wird das von Tools wie Aida64 so ausgelesen. Weil Intel bei Alder Lake einen hybriden Ansatz wählt, dürfte die Erkennung fehlerhaft sein.
Geplant ist ein Topmodell mit acht schnellen (Golden Cove) und acht sparsamen (Gracemont) Kernen, vermutlich weist auch das ES eine solche Konfiguration aus. Longsys hat den Prozessor einmal mit DDR4-3200-CL20 vermessen, als Vergleich dazu wurde DDR5-6400-CL40 (genauer 40-40-40-77) verwendet.
Ein Drittel mehr Bandbreite auf Kosten der Latenz
Die Ergebnisse im Cache- und Speichertest von Aida64 zeigen, dass die Datentransferrate deutlich steigt: lesend um 28 Prozent, schreibend um 27 Prozent und Copy um 10 Prozent. Auffällig ist dabei die von 57 ns auf 112 ns verdoppelte RAM-Latenz, was bei CL20 statt CL40 jedoch wenig überrascht.
Mittelfristig soll der DDR5-Standard bis zu DDR5-6400 erreichen. Dabei ist zu berücksichtigen, dass bereits DDR5-3200 mehr effektive Bandbreite aufweist als DDR4-3200. Der neue Arbeitsspeicher unterstützt hierzu zwei voneinander unabhängige 32-Bit-Kanäle, ein Daten-Prefetching mit 16n statt 8n gleichzeitigen Zugriffen und doppelt so viele Speicherbankgruppen (8Gx4B statt 4Gx4B), zudem Same Bank Refresh für eine geringere Latenz. Die Burst Length verdoppelt sich von 8 auf 16.
Ebenfalls wichtig sind gesunkene Betriebsspannungen von 1,1 Volt statt 1,2 Volt (VDD/VDDQ) respektive 1,8 Volt statt 2,5 Volt (VPP). Künftig wollen Micron und SK Hynix ihre DRAM-Verfahren auf einen 1A-nm-Node umzustellen, Samsung hat dies bereits getan. Statt mit Immersionslithographie (DUV) werden die Speicherchips mit extrem ultravioletter Belichtung (EUV) gefertigt, was sie kompakter und sparsamer macht.
Bei aktuellen DRAM-Chips für DDR4-Speicher werden 16-GBit-Dies verwendet, für DDR5 hingegen sind Dies mit 64 GBit geplant. Die DIMM-Kapazität steigt daher von 32 GByte auf bis zu 128 GByte (Desktop) und von 256 GByte auf bis zu 1 TByte (Server).
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
| DDR4 | DDR5 | |
|---|---|---|
| Datenübertragungsrate | DDR4-3200 (Jedec) | DDR5-6400 (Jedec) bis DDR5-8400 |
| Bandbreite (theoretisch) | 25,6 GByte/s pro Kanal | 38,4 GByte/s bis 67,2 GByte/s pro Kanal |
| Datenleitungen | 64+8 Bit mit ECC | 32+8 Bit mit ECC in doppelter Ausführung |
| SDRAM-Die-Kapazität | bis zu 16 GBit (DUV) | bis zu 64 GBit (EUV) |
| DIMM-Kapazität (Desktop) | bis zu 32 GByte | bis zu 128 GByte |
| DIMM-Kapazität (Server) | bis zu 256 GByte | bis zu 1 TByte |
| Prefetching | 8n | 16n |
| Speicherbänke | 4 Gruppen mit 4 Bänken | 8 Gruppen mit 4 Bänken |
| Auffrischung | All Bank Refresh (REFab) | Same Bank Refresh (REFsb) |
| Burst Length | 8 | 16 |
| Spannung (VDD/VPP) | 1,2 Volt/2,5 Volt | 1,1 Volt/1,8 Volt |
Wäre die richtige Antwort nicht, dass HBM bei der CPU bzw. Grafikkarte integriert werden...
Müsste die reale Latenz pro Zeiteinheit bei doppeltem Takt nicht auch gleichbleiben?
Ist die verdoppelte Latenz bei DDR5 allgemein zu erwarten? Im Artikel steht doch auch...