Mögliche Abläufe für Schreib- und Lesevorgänge bei einer CPU mit vier Kernen

Das gebräuchlichste Protokoll, das verwendet wird, um die Kohärenz zwischen Caches zu erzwingen, ist das MESI-Protokoll. Jeder Prozessor hat seine eigene Variante dieses Designs und die jeweiligen Varianten bringen ihre eigenen Vorteile, Kompromisse und ihr eigenes Potenzial für einzigartige Bugs mit sich.

Alle Varianten haben jedoch eine Gemeinsamkeit: Jede Datenzeile in einem Cache ist mit einem der folgenden Zustände versehen.

1. Modified (M)

• Diese Daten wurden geändert und unterscheiden sich vom Hauptspeicher.
• Diese Daten sind die Quelle der Wahrheit und alle anderen Daten sind veraltet.

2. Exklusive (E)

• Diese Daten wurden nicht geändert und sind mit den Daten im Hauptspeicher synchronisiert.
• Kein anderer Zwilling des Caches hat diese Daten.

3. Shared (S)

• Diese Daten wurden nicht geändert und sind mit den Daten an anderer Stelle synchronisiert.
• Es gibt andere Zwillinge des Caches, die (möglicherweise) ebenfalls dieselben Daten haben.

4. Invalid (I)

• Diese Daten sind veraltet und sollten niemals verwendet werden.

Die Cache-Kohärenz kann erreicht werden, wenn wir die oben genannten Zustände erzwingen und aktualisieren. Hier einige Beispiele für eine CPU mit 4 Kernen, von denen jeder einen eigenen L1-Cache hat und die zudem alle auf einen gemeinsamen (shared) L2-Cache zugreifen.

Schreiben

Angenommen, ein Thread auf Core 1 möchte auf die Adresse 0xabcd schreiben. Mögliche Abläufe sind:

Bei einem Cache-Hit

1. L1-1 hat die Daten im E- oder M-Zustand.
2. L1-1 führt den Schreibvorgang durch. Alles erledigt.

• Kein anderer Cache hat die Daten; es ist sicher, sofort in ihn zu schreiben.
• Der Zustand der Cache-Zeile wird auf M gesetzt, da sie nun modifiziert ist.

Bei einem lokalen Cache-Miss und einem Hit beim Zwilling des Caches

1. L1-1 hat die Daten im Zustand S

• Das impliziert, dass ein Zwilling des Caches die Daten auch haben könnte.
• Derselbe Ablauf wird auch verwendet, wenn L1-1 die Daten gar nicht hat.

2. L1-1 sendet einen Request-for-Ownership an den L2-Cache.
3. L2 sieht in seinem Verzeichnis nach und stellt fest, dass L1-2 die Daten aktuell im Zustand S hat.
4. L2 sendet ein Snoop-Invalidate an L1-2.
5. L1-2 markiert seine Daten als Invalid (I).
6. L1-2 sendet ein ACK an L2.
7. L2 sendet zusammen mit den neuesten Daten ein ACK an L1-1.
1. L2 merkt sich, dass L1-1 die Daten für diese Adresse im Zustand E hat.
8. L1-1 hat nun die neuesten Daten sowie die Erlaubnis, in den E-Zustand zu wechseln.
9. L1-1 führt den Schreibvorgang durch und ändert den Status dieser Daten auf M.

Lesen

Nehmen wir nun an, ein Thread auf Core 2 möchte aus der Adresse 0xabcd lesen. Das sind mögliche Abläufe:

Bei einem Cache-Hit

1. L1-2 hat die Daten im Zustand S, E oder M.
2. L1-2 liest die Daten und gibt sie an den Thread zurück. Alles erledigt.

Bei einem lokalen Cache-Miss und einem Eltern-Cache-Miss

1. L1-2 hat die Daten im Zustand I, das heißt, er darf sie nicht verwenden.
2. L1-2 sendet einen Request-for-Share an den L2-Cache.
3. L2 hat die Daten auch nicht. Er liest die Daten aus dem Speicher.
4. L2 holt die Daten aus dem Speicher zurück.
5. L2 sendet die Daten an L1-2, zusammen mit der Erlaubnis, in den S-Zustand zu wechseln.

• L2 merkt sich, dass L1-2 die Daten im S-Zustand hat.

6. L1-2 holt die Daten, speichert sie in seinem Cache und sendet sie an den Thread.

Bei einem lokalen Cache-Miss und einem Eltern-Cache-Hit

1. L1-2 hat die Daten im Zustand I.
2. L1-2 sendet einen Request-for-S an den L2-Cache.
3. L2 sieht, dass L1-1 die Daten im Zustand S hat.
4. L2 sendet ein ACK an L1-2, zusammen mit den Daten und der Erlaubnis, in den S-Zustand zu wechseln.
5. L1-2 holt die Daten, speichert sie in seinem Cache und sendet sie an den Thread.

Bei einem lokalen Cache-Miss und einem Hit beim Zwilling des Caches

1. L1-2 hat die Daten im Zustand I.
2. L1-2 sendet einen Request-for-S an den L2-Cache.
3. L2 sieht, dass L1-1 die Daten im Zustand E (oder M) hat.
4. L2 sendet einen Snoop-Share an L1-1.
5. L1-1 ändert seinen Zustand zu S.
6. L1-1 sendet ein ACK an L2, gegebenenfalls zusammen mit den geänderten Daten.
7. L2 sendet ein ACK an L1-2, zusammen mit den Daten und der Erlaubnis, in den S-Zustand zu wechseln.
8. L1-2 holt die Daten, speichert sie in seinem Cache und sendet sie an den Thread.