Halbleiterfertigung: TSMC plant 2-nm-Fertigung ab 2025
Während Russland bis 2030 eine 28-nm-Fertigung aufbauen will , ist TSMC bei der Vorstellung seiner Quartalszahlen auf den Stand seines N2-Prozesses eingegangen. Dieser soll mit Strukturgrößen von 2 nm den N3-Prozess beerben. Auf Nachfrage von Investoren (PDF)(öffnet im neuen Fenster) äußerte sich der Vorstand zum Entwicklungsstand von N2.
Man sei hier im Zeitplan, so CEO C.C. Wei. Dies bedeute, dass Ende 2024 die Risikofertigung beginne, ab dem zweiten Halbjahr 2025 werde N2 dann in den regulären Betrieb gehen. Damit bleibt das Unternehmen bei seinem bisherigen Zweijahreszyklus zur Einführung neuer Prozesse. Auch soll, wie erwartet, bei N2 eine neue, als Gate-all-around (GAA) bezeichnete Transistorstruktur zum Einsatz kommen. Sie sei Teil der Planung für den Prozess, heißt es. Die Gate-Elektrode ist hier vollständig in den Kanal, den sie schaltet, eingebettet.
Wie Intel lässt sich TSMC mehr Zeit mit dem Nachfolger der Finfets. Samsung will bereits bei seinem 3-nm-Prozess GAA nutzen, musste dessen Einführung allerdings verschieben .
Keine Aussage machte Wei allerdings zur Nachfrage, ob für N2 extrem ultraviolette Belichtung (EUV) mit erhöhter numerischer Apertur benötigt wird. Intel kaufte bereits sogenannte High-NA-Belichter, die ab dem 18A-Prozess zum Einsatz kommen sollen. Nicht fehlen durfte allerdings die Aussage, dass TSMCs Prozess der kostengünstigste, leistungsfähigste, ausgereifteste und technologisch beste sein werde.
TSMC könnte Führung bei Prozesstechnik verlieren
Insgesamt reagierte die Führung von TSMC sehr verhalten auf die vielen Nachfragen zu N2. Das kann bedeuten, dass tatsächlich alles nach Plan verläuft. Ein Analyst erwartet allerdings(öffnet im neuen Fenster) , dass 2025 Intel den leistungsfähigsten Fertigungsprozess haben könnte. Im Jahr zuvor will Intel mit 20A und 18A gleich zwei neue Prozesse einführen. Die Strukturgrößen von 20 und 18 Angström(öffnet im neuen Fenster) (entsprechend 2 nm und 1,8 nm) sind vergleichbar.
