Halbleiterfertigung: Imec gibt Ausblick auf Halbleitertechnik bis 2041
Inhalt
Der jährliche Ausblick auf die Entwicklung der Halbleitertechnik des belgischen Forschungsinstituts Imec ist 2026 ein wenig untergegangen. Vorgestellt wurde sie bereits im Mai im Rahmen des Imec Technology Forum (ITF), eine eigene Pressemitteilung gab es, anders als in den Vorjahren, aber nicht. Entsprechend blieb die Aufmerksamkeit vorerst aus, auch wenn das Magazin IEEE Spectrum berichtete(öffnet im neuen Fenster).
Der Ausblick bis ins Jahr 2041 verdient aber einen genaueren Blick. Schließlich forschen bei Imec alle führenden Halbleiterhersteller an Technologien, die noch Jahre von industrieller Fertigung entfernt sind. Daher kann das Institut einen verlässlichen Blick in die Zukunft geben – so weit das bei einem Prognosezeitraum von 15 Jahren möglich ist.
Kleinere Standardzellen, weniger Leiter
Zusammenfassen lässt sich die Roadmap damit, dass die Fertigung trotz High- und Hyper-NA-EUV-Belichtern noch komplexer wird. An der Breite der Transistoren, gemessen über den Contacted Poly Pitch (CPP), lässt sich kaum noch etwas ändern. 48 nm werden für aktuelle Prozesse angegeben, für 2038 werden 39 nm erwartet. Entsprechend muss die Höhe sinken, und zwar drastisch: Von aktuell rund 132 nm auf circa 50 nm im Jahr 2038.
Das geht allerdings mit weniger Leitern einher, da auch deren Abstand (Metal Pitch, MP) kaum noch zu senken ist. 2038 erwartet Imec für 3-Ångström-Prozesse einen Metal Pitch von 12 bis 16 nm, wofür dann wohl Hyper-NA-EUV-Belichter notwendig sein werden. Als aktueller Stand sind 22 nm angegeben. Höhere Auflösung allein genügt für schmalere Leiter aber nicht, hier sind auch neue Materialien erforderlich. Aufgrund der sinkenden Höhe der Standardzellen werden wohl 2038 nur noch drei statt aktuell sechs Leiter darüber Platz finden.
Hier kommt Backside Signal Wiring (BSW), eine Weiterentwicklung von Backside Power Delivery (BPD), ins Spiel. Die neue Roadmap ist hier wesentlich unspezifischer. Während der Ausblick von 2025 noch sehr detaillierte Prognosen machte, lautet die aktuelle Aussage schlicht: kommt ab 2028. BSW dürfte dabei Voraussetzung für die prognostizierte Reduzierung der Leiteranzahl auf der Vorderseite des Wafers sein – irgendwo müssen die Signale schließlich hin.
Die Zukunft gehört allein CFET
Was im Vergleich zur Roadmap von 2025(öffnet im neuen Fenster) gleich auffällt: Imec hat seine Eigenentwicklung, die Forksheet-Transistoren, aufgegeben. Die waren als Zwischenschritt zu CFETs gedacht, die N- und P-Mosfet übereinander stapeln. Beim Forksheet-Design sollten diese zunächst näher aneinanderrücken, was eine zusätzliche Trennwand zur Isolation erfordert hätte. In der Industrie fand das aber wenig Anklang, hier will man direkt auf CFETs umsteigen. Ab 2033 werden sie in industriellen Prozessen erwartet.
Zur Realisierung von CFETs gibt es grundsätzlich zwei Möglichkeiten: Sie können zusammen auf einem Wafer oder getrennt auf zweien hergestellt werden. Beide Ansätze haben ihre Herausforderungen, die getrennte Fertigung erfordert hohe Präzision beim Zusammenfügen der Wafer. Wohl aus diesem Grund scheint man bei Imec diese Variante erst ab den 3-Ångström-Prozessen zu erwarten, während IBM sie bereits für seinen 7-Ångström-Prozess einplant.
Neben CFETs sieht Imec aber noch einen alternativen Entwicklungspfad.
- Anzeige Hier geht es zu den konfigurierbaren Golem-PCs bei Systemtreff Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.