Zum Hauptinhalt Zur Navigation

Halbleiterfertigung: Forscher bauen den höchsten Transistor-Stapel

Sechs gestapelte Transistoren markieren einen neuen Rekord – und zeigen, wie herausfordernd die Fertigung gestapelter Logik ist.
/ Johannes Hiltscher
2 Kommentare News folgen (öffnet im neuen Fenster)
Steintürme und 3D-Halbleiter haben eine Gemeinsamkeit: Je höher sie gestapelt werden, desto schwieriger wird es. (Bild: Schäferle, Pixabay)
Steintürme und 3D-Halbleiter haben eine Gemeinsamkeit: Je höher sie gestapelt werden, desto schwieriger wird es. Bild: Schäferle, Pixabay / Pixabay-Lizenz

Über Jahrzehnte waren immer kleinere Transistoren der Schlüssel für immer komplexere Hardware . Doch der Aufwand für die Verringerung der Transistorfläche wird immer größer, weshalb Forscher und Entwickler auch in eine andere Richtung denken: in die Höhe. Bei Flash-Speicher sind gestapelte Transistoren seit Jahren etabliert, bei Logik-Chips hingegen noch Zukunftsmusik.

Während CFets, bei denen N- und P-Kanal-Mosfet gestapelt sind, bereits auf Roadmaps auftauchen , stellen Forscher der saudi-arabischen King Abdullah University of Science and Technology (KAUST) einen neuen Rekord auf: Sie berichten im Fachmagazin Nature Electronics(öffnet im neuen Fenster) über ihre Arbeit an sechs gestapelten Transistoren.

In 41 Prozessschritten fertigten sie abwechselnd jeweils einen N- und P-Kanaltransistor, insgesamt also drei CMOS-Paare. Diese verschalteten sie zu Invertern sowie grundlegenden Logikgattern, Nand und Nor (negiertes Und sowie Oder). Dabei kombinierten sie N-Kanal-Metalloxid- mit organischen P-Kanal-Transistoren. Der Grund hierfür ist, dass die verwendeten Materialien bei niedrigen Temperaturen verarbeitbar sein müssen, um bei der Herstellung höherer Schichten bereits gefertigte Strukturen nicht zu zerstören.

Je höher der Stapel, desto schlechter der Transistor

Trotz passender Materialien bleiben allerdings eine Reihe von Herausforderungen, weshalb die Transistorstapel bislang kleiner ausfielen . So sinkt die Leistung der Transistoren mit zunehmender Stapelhöhe, was laut den Forschern an der Unebenheit der einzelnen gefertigten Lagen liegt.

Dies summiert sich mit steigender Lagenanzahl, weshalb der Fokus der Forscher hauptsächlich darauf lag, Unebenheiten zu minimieren: Sie reduzierten die Leistung beim Sputtern der Aluminiumleiter und setzten beim Ätzen anstatt auf Lösungsmittel auf Reactive Ion Etching. Hierdurch steigen allerdings Aufwand und Dauer der Fertigung.

Ob solche Transistorstapel jemals außerhalb des Labors gefertigt werden, ist daher fraglich. Die Transistoren sind aktuell mit einer Kanalbreite (channel width, W C ) und -länge (channel length, L C ) von 1.000 und 500 nm zudem sehr groß. Dabei handelt es sich bereits um die kleinsten gefertigten Metalloxidtransistoren. Ihre organischen Pendants sind mindestens um das Dreifache größer, die Gate-Länge der P-Kanal-Transistoren beträgt gar das 300-fache ihrer N-Kanal-Pendants. Eine Angabe zur Skalierbarkeit der P-Kanal-Transistoren fehlt leider.

Auch die Betriebsspannung ist noch weit entfernt von nur halbwegs aktuellen kommerziellen Fertigungsprozessen: Sie lag bei den getesteten Strukturen bei 10 Volt. Wie oft in der Forschung entspricht dies eher dem Stand der 1970er Jahre.


Relevante Themen