Zum Hauptinhalt Zur Navigation

Halbleiterfertigung: ASMLs High-NA-EUV-Belichter schaffen erste Rekorde

High-NA EUV schafft mit einer Belichtung kleinere Strukturen als aktuelle Halbleiterprozesse . Auch Speicher soll weiter schrumpfen.
/ Johannes Hiltscher
Kommentare News folgen (öffnet im neuen Fenster)
Luc van den Hove vom Imec, Peter Vanoppen und Christophe Fouquet von ASML und Ann Kelleher von Intel zeigen High-NA-EUV-Wafer. (Bild: imec)
Luc van den Hove vom Imec, Peter Vanoppen und Christophe Fouquet von ASML und Ann Kelleher von Intel zeigen High-NA-EUV-Wafer. Bild: imec

ASMLs erster EUV-Belichter mit hoher numerischer Apertur (High-NA) ging nicht an einen Halbleiterhersteller, sondern an das belgische Halbleiterforschungszentrum Imec. Zusammen betreiben beide an ASMLs Hauptsitz im niederländischen Veldhoven seit Mitte 2023(öffnet im neuen Fenster) das High-NA EUV Lithography Lab. Das meldet neue Rekorde(öffnet im neuen Fenster) mit nur einem Belichtungsschritt dank der 350 Millionen Euro teuren Maschine.

Nachdem anfangs nur einfache Leiter gefertigt wurden, konnten Imecs Ingenieure mittlerweile eine Reihe an Grundstrukturen erfolgreich fertigen: Neben Leitern mit einem Abstand (Pitch) von 19 nm (9,5 nm Half Pitch) 2D-Strukturen für komplexere Leiterbahnen mit 22 nm Abstand und Durchkontaktierungen (Vias) zwischen zwei Leiterebenen mit 30 nm Mittelpunktsabstand. Im Vergleich zu aktuellen Verfahren ist das ein deutlicher Schritt: Bei Intel 3 liegt der minimale Abstand zwischen zwei Leitern bei 30 nm, TSMC erreicht beim N3-Prozess 23 nm.

Auch bei DRAM soll High-NA EUV Vorteile bringen: So lassen sich die Kontakte der Transistoren (Storage Node Landing Pads) sowie die Lese- und Schreibleitungen (Bitline Periphery) mit einer statt drei Masken herstellen. Das schafft Samsung zwar auch mit Low-NA, Imec konnte allerdings einen Abstand von 32 nm erreichen, während Samsung aktuell bei 40 nm ist(öffnet im neuen Fenster) .

Ab wann lohnt sich High-NA?

High-NA-EUV-Lithografie ermöglicht damit in einem Belichtungsschritt Strukturen, die mit der aktuellen Low-NA-Variante nur mit Mehrfachbelichtung (g+) erreichbar sind. Laut einer Imec-Präsentation(öffnet im neuen Fenster) (PDF) reduziert das etwa bei Logik die Anzahl benötigter Masken von sechs auf vier. Dennoch ist aktuell unklar, ob sich High-NA-Belichtung, wie vom Imec ursprünglich erwartet, bereits ab 2025 oder 2026 wirtschaftlich lohnt. Der geringeren Maskenanzahl stehen die hohen Maschinenpreise und geringere Waferdurchsätze gegenüber.

Diese Frage kann Imec den Herstellern nicht beantworten, auch wenn das Institut tief in die Entwicklung des High-NA-Ökosystems eingebunden war: Hier arbeitete man an Prozesschemikalien wie Maskenmaterial, Messsystemen (Metrologie) sowie an Anpassung der Optical Proximity Correction (OPC). Letztere dient dazu, die Muster auf der Fotomaske so anzupassen, dass trotz Effekten wie optischer Beugung auf dem Maskenmaterial die gewünschten Strukturen entstehen.

Imec ist offen für alle

Das High-NA-Labor von Imec steht auch Halbleiterherstellern offen, die hier ihre eigenen Prozesse entwickeln können. Damit lassen sich einerseits die hohen Investitionen für eine eigene Maschine verschieben, bis der Prozess in Serie gehen kann.

Anderseits läuft deren Fertigung bei ASML erst hoch, aktuell werden nur wenige Exemplare pro Jahr gebaut. Das erste steht seit Anfang 2024 bei Intel , ausgeliefert wurde es im Dezember 2023. Bis zur Auslieferung des zweiten Geräts verging fast ein halbes Jahr.

ASML arbeitet derweil bereits am Nachfolger : Noch bis 2030 will man die numerische Apertur weiter auf 0,75 steigern. Das läuft unter dem Schlagwort Hyper-NA und soll noch kleinere Strukturen ermöglichen.


Relevante Themen