Genoa Server Chips: AMD präsentiert die Epyc-9004-Prozessoren
Die Zen-4-Prozessoren fassen die Neuerungen von Zen 4 im Großformat zusammen: 5nm-Fertigung, DDR5, PCIe 5.0 und bis zu 96 Kerne pro Sockel.
Die Epyc 9004-Prozessoren mit Zen-4-Kernen haben bis zu 96 Kerne mit 192 Threads. Diese verteilen sich auf maximal 12 CCDs mit jeweils acht Kernen. Die CCDs (Core/Cache-Die) werden bei TSMC im N5HPC-Node gefertigt, der I/O-Die wie bei Ryzen 7000 (Test) im 6nm-Node ebenfalls bei TSMC. Jeder CCD beinhaltet 32 MByte L3 Cache und 1 MByte L1-Cache pro Kern. Im Dual-Sockel Betrieb (2P) sind damit Server mit 192 Kernen und 384 Threads möglich.
Die Plattform unterstützt 12 DDR5-Kanäle mit Unterstützung für DDR5-4800 für eine maximale Transferrate von 460 GByte/s. Es werden sowohl RDIMM als auch 3DS RDIMMs unterstützt, womit bei zwei DIMMS pro Kanal eine Kapazität von 6 TByte pro Sockel unterstützt wird. Dafür werden 256 GByte 3DS RDIMMs benötigt. Insgesamt gibt es bis zu 160 PCIe-Gen-5-Lanes und 12 PCIe-Gen-3-Lanes. 32 SATA-Anschlüsse und 64 I/O-Lanes für CXL 1.1+ mit Unterstützung für Bifurcation bis zu x4 und SDCI (Smart Data Cache Injection).
Bei der Integer-Leistung SPECint-Benchmark erreichen die Epyc-9004-Prozesoren laut Hersteller mit 1.790 Punkten gegenüber 602 bei einem vergleichbaren Xeon-Platinum-8380-System die dreifache Leistung. Dadurch soll für Cloudprovider mehr als eine Verdoppelung der VM-Instanzen pro Server möglich werden. AMD gibt an, aktuell mehr als 300 Weltrekorde über ein breites Spektrum an Workloads zu halten.
Zen-4-Performance mit Server-Features
Die Verbesserung bei der Leistung pro Takt erreicht Zen 4 durch eine Reihe von Änderungen vor allem im Frontend. Die Load-Queue (LDQ) wurde von 72 auf 88 erweitert, der Micro-op Cache von 4.000 auf 6.750 Ops. Der Translation Lookaside Buffer (TLB) wurde um 50 Prozent vergrößert. Die Integer-Register sind von 192 auf 224 mit der Anzahl der ALUs skaliert, die Floating Point Register mit den FPUs von 160 auf 192. Um die Sprungvorhersage zu verbessern, wurde der Reorder Buffer (ROB) von 256 auf 320 Instruktionen vergrößert.
AMD rechnete außerdem im Vergleich zum Konkurrenzsystem vor, dass durch die deutlich höhere Effizienz die Einsparungen bei den Energiekosten pro Rack bereits mehr als 20.000 US-Dollar jährlich betragen würden. Während der Präsentation sprach Dell als einer der Kunden, der bereits Testsysteme zur Verfügung hat, von 55 Prozent Verbesserung bei der Performance pro Watt und insgesamt 121 Prozent höherer Performance im Vergleich zur Vorgängergeneration.
Für den Einsatz in Rechenzentren wichtige Instruktionen wie BFLOAT16, VNNI, AVX-512 mit der bei Zen 4 üblichen 2x256-Bit-Methode und ein neuer I/O-Die mit AMDs dritter Generation Infinity-Fabric-Architektur mit höherer Bandbreite für die Verbindung zwischen den Chiplets mit den CPU-Kernen (CCD) werden unterstützt. Diese Bandbreite ist vor allem dann wichtig, wenn ein Kern Daten aus dem L1/L2-Cache eines anderen CCDs benötigt, denn dann muss der Weg über den I/O-Die gegangen werden.
Efficiency-Cores bald auch von AMD
Für die erste Jahreshälfte 2023 kündigte AMD außerdem die auf Effizienz und Logikdichte optimierten Bergamo-Prozessoren mit Zen-4C-Kernen an. Damit hat AMD wie bereits ARM und Intel neben den allgemein performanteren und für mehr Workloads geeigneten Kernen einen kleinen und besonders sparsamen Effizienzkern im Produktportfolio. Außerdem sollen ebenfalls im ersten Halbjahr 2023 die Genoa-X-Prozessoren mit 3D-Vcache erscheinen.
AMD-Chefin Lisa Su betonte die Vorteile der Genoa Prozessoren, die durch die gestiegene Performance und deutlich gestiegene Effizienz sowie niedrigere Anschaffungskosten und niedrigere Betriebskosten die TCO (Total Cost of Ownership) für Kunden erheblich reduzierten. Man habe über das gesamte Lineup die führenden Produkte. Mit Verfügbarkeit noch im Q4 2022 kommt AMD Intel etwas zuvor, wo es mit den Xeon-Max-Prozessoren im Q1 2023 losgeht.