Drei Jahre Vorsprung für Intel
Intel sieht sich dabei als Vorreiter bei neuen Nodes und bekräftigte diese Sicht im Frühsommer 2017. Der Technologievorsprung soll einen Fertigungsschritt beziehungsweise satte drei Jahre betragen, wenn es um das 10-nm-Verfahren geht. Oder anders ausgedrückt: Intels 14 nm soll so gut sein wie 10 nm der Konkurrenz, die wiederum erst mit 7 nm an Intels 10 nm herankommen würde. Allerdings sind solche Vergleiche nur ein Teil der Wahrheit und die Metriken können selektiv die eine oder die andere Technik vorne sehen.
Typische Elemente in einem SoC sind Logiktransistoren für Rechenwerke und SRAM-Zellen für Caches, eine andere Herangehensweise sind NAND-Strukturen wie bei Flash-Speicher und auch der Abstand von Strukturen wie Leiterbahnen (Metal Pitch) kann als Kennwert herangezogen werden. Intel liegt laut eigenen Angaben bei 10 nm bei all diesen Metriken vor der Konkurrenz, die Packdichte etwa soll doppelt so hoch ausfallen - 100 statt 50 Millionen Transistoren pro Quadratmillimeter. Als Metrik verwendet der Hersteller eine 3/2-Verteilung aus 4-Transistor-NAND-Zellen und SFF-Gates (Scan Flip Flop).
Für Intels 14 nm, für Samsungs 14LPP und für TSMCs 16FF+ lässt sich Intels Aussage halbwegs nachprüfen; hier sind einige Charakteristiken der Nodes einsehbar. Beim für die Chipgröße relevanten Metal Pitch etwa führt Intel mit 52 nm zu jeweils 64 nm, beim Gate Pitch sind es 70 nm zu 78 nm sowie 90 nm und SRAM-Zellen (High Density) fallen mit 0,0499 zu 0,064 und 0,0810 µm² kompakter aus. Mit 10 nm verringert Intel den Metal Pitch auf 36 nm verglichen mit 51 nm (10LPP) und 42 nm (10FF), beim Gate Pitch sind es 54 nm zu 68 nm und 64 nm sowie HD-Zellen mit 0,0312 statt 0,040 sowie 0,042 µm².
Basierend auf diesen Angaben ist der von Intel propagierte Vorsprung durchaus nachvollziehbar, da die 14-nm-Technik kaum schlechtere Charakteristiken aufweist als die 10-nm-Prozesse der Konkurrenz. Allerdings hatdie TSMC mit 12FF optimierte 14/16-nm-Varianten mit irreführenden Bezeichnungen im Angebot, die schneller schaltende Transistoren ermöglichen. Nominelle 11 nm haben somit viel mehr mit 16 nm zu tun als mit 10 nm (bei Samsungs 11LPP ist das anders), was den Partnern allerdings bekannt ist.
Hinzu kommt, dass das spezifische Design eines Chips massiven Einfluss auf dessen Geschwindigkeit und Leistungsaufnahme hat.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
Fertigungstechnik: Das Nanometer-Marketing | Einblicke per Dual-Sourcing |
Na klar, aber das meinte ich doch auch. 7.1 Millarde Transistoren, auf dem kleinen Platz.
Es wird schon bei 70nm haarig. Zu viel Ausschuss möchte man ja auch nicht produzieren...
Man möchte dem Moorschen Gesetz der Verdoppelung der Packungsdichte folgen, um sich nicht...
Irgendwie drängt sich mir der Eindruck auf dass ein solch anspruchsvolles Thema hier...
Dann sollte im Artikel auch "Bei einem Full-Node, etwa 65 nm, 45nm oder 32 nm, halbiert...