• IT-Karriere:
  • Services:

Teures EUV ist günstiger

ASML als Maschinenausrüster spricht von 15 bis 50 Prozent niedrigeren Kosten durch EUV-Systeme verglichen zu Immersionslithographie mit Multi-Patterning, weil kritische Schichten eines Chips drastisch weniger Schritte benötigen. Üblich sind mehrere Hundert, weshalb sich die Produktion eines Chips über mehrere Wochen bis hin zu Monaten zieht - wie lange genau, wollte Intel zumindest bei Ice Lake und 10+ nm nicht beantworten.

Stellenmarkt
  1. Technische Universität Berlin, Berlin
  2. Möbel Martin GmbH & Co. KG, Saarbrücken

Die ersten EUV-Verfahren sind noch Hybriden: Samsung und TSMC nutzen extrem ultraviolette Belichtung einzig für ausgewählte Layer, die restlichen Schichten werden per Immersionslithographie bearbeitet. Samsung spricht für das 7LPP-Verfahren nur allgemein von einer hohen einstelligen Menge an Layern, wohingegen TSMC für N7+ bis zu vier und für den N6-Prozess bis zu fünf Schichten nennt.

Der Exynos 9825, der bei Samsung mit 7LPP entsteht, und der Kirin 990 5G von Huawei, der von TSMC per N7+ gefertigt wird, dürften jeweils etwas über zehn Layer aufweisen.

Für 7LPP (7 nm Low Power Plus) im Vergleich zu 10LPE (10 nm Low Power Early) gibt Samsung an, dass damit Chips um bis zu 50 Prozent sparsamer, bis zu 40 Prozent kompakter und bis zu 20 Prozent schneller ausfallen sollen. Allerdings fehlen hier Angaben in Relation zu 10LPP (10 nm Low Power Plus), das wiederum eine um 10 Prozent höhere Taktrate oder eine um 15 Prozent geringere Leistungsaufnahme bei gleicher Chipfläche ermöglicht. Zudem existiert noch 8LPP, was weitere 10 Prozent bei Performance und Die-Size bringt.

  • Ein Testwafer mit 7-nm-EUV-Chips von Samsung Foundry (Bild: Marc Sauter/Golem.de)
  • EUV- statt Immersionslithographie vereinfacht die Fertigung deutlich. (Bild: ASML)
  • In den nächsten Jahren wird EUV zum Standard für Logik-, DRAM- und SCM-Chips werden. (Bild: ASML)
  • Die Verfügbarkeit aktueller EUV-Scanner liegt noch höher als bei diesem NXE:3400B. (Bild: ASML)
  • Ein höherer Durchsatz bei mehr Update soll die Serienfertigung beschleunigen. (Bild: ASML)
  • Alle großen Foundries haben eine Vielzahl an EUV-Scannern in ihren Fabs stehen. (Bild: ASML)
  • Durch EUV sinken die Kosten. (Bild: ASML)
  • Überblick, wie EUV-Licht entsteht, bevor es im Scanner genutzt wird. (Bild: ASML)
  • Für EUV-Licht werden reflektierende Masken und multiple Spiegel verwendet. (Bild: Sematech)
  • Seitenansicht eines NXE:3400B-Scanners (Bild: ASML)
  • Die NXE:3400C sind für 7 nm und 5 nm gedacht. (Bild: ASML)
  • Sie liefern einen höheren Durchsatz, der wichtig für die Massenproduktion ist. (Bild: ASML)
  • Die High-NA-Scanner sollen den Weg für 3 nm bereiten. (Bild: ASML)
  • Auf Logik wird DRAM folgen. (Bild: ASML)
Alle großen Foundries haben eine Vielzahl an EUV-Scannern in ihren Fabs stehen. (Bild: ASML)

TSMC sagt, dass Chips mit N7+ (EUV) eine 10 Prozent höhere Geschwindigkeit oder einen 15 Prozent geringeren Energiebedarf sowie eine 20-prozentige Platzersparnis verglichen mit N7 (DUV) aufweisen sollen. Dazwischen gibt es noch N7P (DUV), was die Frequenz um 10 Prozent oder die Leistungsaufnahme um 7 Prozent verbessern soll. Intel wiederum nennt für die eigene 7-nm-EUV-Technik alias P1278 stark vereinfachte Designregeln, um es den internen Teams leichter zu machen, ihre Chips zu entwickeln.

Im Laufe der Jahre, also inkrementelle Optimierungen wie 7+ nm und 7++ nm eingeschlossen, will Intel eine Verdopplung der Transistordichte pro Quadratmillimeter verglichen mit 10 nm erreichen. In diesem Kontext ist wichtig zu wissen, dass Intel beim Schritt von 14+ nm auf 14++ nm bewusst höhere Frequenzen vor kleineren Chips präferiert hatte und 10+ nm bisher grob 1 GHz weniger erreicht.

Alle drei großen Hersteller haben längst frühe EUV-Systeme und zudem für die Produktion gedachte Maschinen von ASML erhalten: Die Niederländer hatten Stand Juli 2019 in den ersten sechs Monaten bereits elf Scanner verkauft, das Jahr zuvor waren es insgesamt 18 Stück.

Ab dem zweiten Halbjahr 2019 will ASML zudem die ersten NXE:3400C und 30 NXE-Maschinen im gesamten Jahr ausliefern, welche mehr Durchsatz und Verfügbarkeit aufweisen als bisherige Systeme. Bei den Fertigern schon vorhandene rund 50 Modelle wie der NXE:3350B und der NXE:3400B sind allerdings zumeist aufrüstbar.

  • Ein Testwafer mit 7-nm-EUV-Chips von Samsung Foundry (Bild: Marc Sauter/Golem.de)
  • EUV- statt Immersionslithographie vereinfacht die Fertigung deutlich. (Bild: ASML)
  • In den nächsten Jahren wird EUV zum Standard für Logik-, DRAM- und SCM-Chips werden. (Bild: ASML)
  • Die Verfügbarkeit aktueller EUV-Scanner liegt noch höher als bei diesem NXE:3400B. (Bild: ASML)
  • Ein höherer Durchsatz bei mehr Update soll die Serienfertigung beschleunigen. (Bild: ASML)
  • Alle großen Foundries haben eine Vielzahl an EUV-Scannern in ihren Fabs stehen. (Bild: ASML)
  • Durch EUV sinken die Kosten. (Bild: ASML)
  • Überblick, wie EUV-Licht entsteht, bevor es im Scanner genutzt wird. (Bild: ASML)
  • Für EUV-Licht werden reflektierende Masken und multiple Spiegel verwendet. (Bild: Sematech)
  • Seitenansicht eines NXE:3400B-Scanners (Bild: ASML)
  • Die NXE:3400C sind für 7 nm und 5 nm gedacht. (Bild: ASML)
  • Sie liefern einen höheren Durchsatz, der wichtig für die Massenproduktion ist. (Bild: ASML)
  • Die High-NA-Scanner sollen den Weg für 3 nm bereiten. (Bild: ASML)
  • Auf Logik wird DRAM folgen. (Bild: ASML)
Seitenansicht eines NXE:3400B-Scanners (Bild: ASML)

Ein einziges NXE:3400C kostet 150 Millionen Euro, besteht aus Hunderttausenden von Teilen und wiegt 180 Tonnen. ASML verschickt die zerlegten Scanner in 40 Containern, 20 Lastwagen und drei Frachtflugzeugen. Die Systeme im Reinraum (Cleanroom) sind aber funktionslos ohne die dazugehörige EUV-Quelle, die quasi im Keller (der sogenannten Sub-Fab) darunter steht, und die Spiegel, um das Licht zur Maske und dem Wafer zu leiten.

Bitte aktivieren Sie Javascript.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
  • ohne Werbung
  • mit ausgeschaltetem Javascript
  • mit RSS-Volltext-Feed
 EUV-Halbleiterfertigung: Wie Chips aus Plasma-Fladen entstehenMit Zinn zum Ziel 
  1.  
  2. 1
  3. 2
  4. 3
  5.  


Anzeige
Hardware-Angebote
  1. täglich neue Deals bei Alternate.de
  2. (reduzierte Überstände, Restposten & Co.)

hsb 04. Sep 2019

Den technischen Hintergrund der Dynamik verstehe ich. Aber ich muss dem Thread-Ersteller...

Nimrais 28. Aug 2019

Die Gitterkonstante von reinem Silizium ist ungefähr ein halber Nanometer. Schon seit...

ms (Golem.de) 25. Aug 2019

Ich war 2017 wegen EUV bei ASML ;-)

cpt.dirk 24. Aug 2019

Die Frage sollte doch sein: wieviel ist genug? Ich habe immer noch meinen Bulldozer und...

jjo 23. Aug 2019

Bei 80 Millionen Einwohnern kann man ja wohl auch erwarten, dass es noch die ein oder...


Folgen Sie uns
       


    •  /