Epyc 7002 alias Rome: AMDs 64-kernige Server-CPUs sind episch

Doppelt so viele Cores, PCIe-Gen4- statt Gen3-Lanes, schnellere Speicherkanäle: Mit den Epyc 7002 alias Rome hat AMD extrem starke Server-CPUs vorgestellt. Die Chips passen zudem in bisherige Sockel und kosten bei doppelter Leistung nur halb so viel wie Intels Xeon Platinum 8200.

Ein Bericht von Marc Sauter veröffentlicht am 8. August 2019, 10:07 Uhr

Epyc 7002 alias Rome (Bild: Hexus)

Seit vielen Jahren gibt es einen schlechten Scherz: AMD kann seinen Marktanteil im Server-Markt verdoppeln, Intel nicht. Damit das klappt, setzt AMD auf einen sogenannten Chiplet-Ansatz und hat mit den Epyc 7002 alias Rome sehr schnelle sowie effiziente Prozessoren mit bis zu 64 Kernen entwickelt. Die schlagen Intels Xeon-Portfolio in vielerlei Hinsicht und sind auch noch günstiger, zudem wird Rome von wichtigen Partnern unterstützt und eingesetzt.

Verglichen zu den Eypc 7001 alias Naples hat AMD das Design drastisch umgebaut: Mit bis zu 64 statt 32 Kernen, mit höheren Frequenzen, mit mehr Leistung pro Takt, mit 128 PCIe-Gen4- statt Gen3-Lanes für doppelte Geschwindigkeit und mit DDR4-3200-Speicher in acht Kanälen für 4 TByte statt 2 TByte pro Sockel sind die Rome ein wahrlich epischer Schritt nach vorne.

Intel bietet mit den Xeon Platinum 8200 alias Cascade Lake SP nur 28 Kerne mit sechs Speicherkanälen und 48 PCIe-Gen3-Lanes. Für 2 TByte RAM verlangt der Hersteller zudem satte CPU-Aufpreise von mehreren tausend Euro. Einzig die verlöteten Xeon Platinum 9200 alias Cascade Lake AP haben 56 Kerne und zwölf Speicherkanäle: Die wassergekühlten Systeme sind aber extrem teuer, benötigen enorm viel Energie und werden nur von wenigen Partnern überhaupt angeboten.

• 

AMDs Rome besteht aus neun Chiplets. (Bild: Nico Ernst)

Für Rome setzt AMD im Vollausbau auf bis zu neun Chiplets auf einem Package, die zusammen den Prozessor bilden: Die zentrale Anlaufstelle bildet das I/O-Die (IOD) in 12 nm, es enthält die PCIe-Lanes und die acht DDR4-Speichercontroller; das IOD misst 416 mm² und hat 8,34 Milliarden Transistoren. Darum gruppiert sind acht Compute Cache Dies (CCD) in 7 nm, diese enthalten jeweils acht CPU-Kerne mit der Zen-2-Architektur.

Verglichen zur Zen(1)-Technik von Naples hat AMD unter anderem Caches und Puffer vergrößert sowie beschleunigt und die Gleitkomma-Einheit für AVX2-Operationen verdoppelt, die klappen nun in einem Takt. Verglichen zu Intels Cascade Lake AP/AP weist Rome weniger Sicherheitslücken auf - Meltdown oder MDS wie Zombieload funktioniert nicht, gegen Spectre sind die Chips gut geschützt.

Bei Naples mit 32 Kernen hat AMD noch vier Chiplets verwendet, wobei jeder acht CPU-Kerne und zwei DDR4-Kanäle enthält. Ein 2-Sockel-System meldet sich daher mit multiplen NUMA-Nodes und abweichenden Latenzen je nach Speicheradressierung. Bei Rome mit dem zentralen I/O-Die gibt es nur noch zwei NUMA-Nodes und nahezu identische Zugriffsmuster, egal welches CPU-Die für sich Speicher adressiert. Diese gesunkene Komplexität vereinfacht es, die volle Leistung von Rome abzurufen - allerdings hat Intel durch sein monolithisches Design teils Vorteile bei den Latenzen.