EPI Accelerator: Tests von europäischem RISC-V-Chip erfolgreich
Die European Processor Initiative (EPI) will einen eigenen Supercomputer erstellen. Die dafür designten RISC-V-Chips laufen nun erstmals.

Die European Processor Initiative (EPI) hat erste erfolgreiche Tests des sogenannten Epac (EPI Accelerator) durchgeführt, der auf der offenen Befehlssatzarchitektur RISC-V basiert. Eine der Kernkomponenten der EPI sei es, die praktische Umsetzung von in Europa erstellten CPU-Designs auf Grundlage von RISC-V zu zeigen, wie die Initiative selbst schreibt.
Das konnten die Beteiligten nun also erstmals umsetzen. Zu den mit den Chips durchgeführten Tests schreibt die EPI nicht viel Konkretes. Nur so viel: Auf diesen sei ein kleines Hello-World-Programm ausgeführt worden.
Wie die Initiative weiter meldet, haben die Beteiligten 143 der Epac-Chips erhalten. Gefertigt wurden diese im 22FDX-Verfahren von Globalfoundries. Die Chips haben eine Fläche von rund 27 mm² und verfügen über 14 Millionen sogenannter Placeable Instances, was etwa 93 Millionen einzelnen Gates entsprechen soll. Der Chip läuft mit 1 GHz Takt.
Viele einzelne Bestandteile
Das Design des Chips selbst ist eine Kooperation verschiedener Hersteller und Forschungseinrichtungen und verfügt über mehrere unterschiedliche Beschleunigereinheiten. Dazu gehören VPUs (Vector Processing Unit) von Semi Dynamics sowie vom Supercomputing Center Barcelona und der Universität Zagreb.
Hinzu kommen ein Stencil und Tensor Accelerator (STX) vom Fraunhofer IIS, ITWM und der ETH Zürich und ein Variable Precision Processor (VRP) von CEA List. Verbunden werden die Komponenten über die Serdes-Technologie, die Extoll bereitstellt. Jede der Beschleunigereinheiten hat einen Home-Node der Chalmers-Universität und einen L2-Cache von Forth.
Die im Sommer 2019 gestartete EPI ist Teil des Forschungsprogramms Horizon 2020 und soll vor allem dafür sorgen, dass die Kompetenz für das High-End-Chip-Design in Europa erhalten bleibt. Im vergangenen Jahr stellte das Projekt bereits seine Pläne für einen ARM-Supercomputer mit der Rhea-CPU vor. Die nun getesteten Epac wurden dabei als Titan-CPU bezeichnet und sollen mit Rhea kombiniert werden.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
Wie sich die RiscV Architektur später mal gegen den ARM Fugaku aus Japan schlägt..