Genauigkeit ist extrem wichtig
Die winzigen Maßstäbe der Halbleiterfertigung verbergen deren eigentliche Herausforderungen. Denn es genügt nicht, kleine Transistoren zu fertigen. Alles, was komplexer ist als ein einzelner Transistor, benötigt mehrere Lagen. Denn die Transistoren müssen zu Schaltungen wie Operationsverstärkern oder sogenannten Logikgattern, den Grundbausteinen jedes Prozessors, verbunden werden.
Das ist eine wesentlich größere Herausforderung. Zunächst einmal müssen die verschiedenen Lagen sauber übereinander liegen. Außerdem muss beim Bearbeiten jeder neuen Lage sichergestellt werden, dass die darunterliegenden nicht beschädigt werden. Zumindest wäre aber mit dem REM bereits ein Werkzeug für die Inspektion der Oberfläche vorhanden. Selbst antiquierte Prozessoren brauchen allerdings schon einige Ebenen.
Der erste Pentium etwa wurde mit drei Metallisierungsebenen hergestellt(öffnet im neuen Fenster) . Für jede Ebene bedeutet das: Siliziumdioxid als Trennschicht aufwachsen, Öffnungen für die Kontaktierung der darunterliegenden Schicht herstellen, Metall aufdampfen, Maske herstellen, gewünschte Leiterstruktur heraus ätzen. Mit jedem zusätzlichen Bearbeitungsschritt steigt die Fehleranfälligkeit, und es gibt ein weiteres Problem: Die Oberfläche wird zunehmend uneben.
Rücksprung in die Steinzeit der Mikroprozessoren
Nach wenigen Schichten würde hierdurch ein kontrolliertes Aufbringen weiterer Materialien quasi unmöglich. Aus diesem Grund wird die Oberfläche der Silizium-Wafer in der industriellen Fertigung regelmäßig poliert, um wieder eine ebene Fläche herzustellen.
Dieses sogenannte chemisch-mechanische Polieren (CMP) erscheint als eines der größten Hindernisse. Vermutlich müsste hier, ähnlich wie beim Entfernen der Metallisierungsebenen beim Herstellen von Die-Shots, händisch poliert werden. Moderne Features wie etwa Finfets hingegen sind in der Garage völlig undenkbar. Sie erfordern Ätzprozesse, die hauptsächlich in eine Richtung wirken und viel Feintuning sowie spezielle Maschinen benötigen. Angesichts der begrenzten Auflösung würden sie aber auch keinen Sinn ergeben.
Wenn eine Metallisierungsebene reicht, kann auf das aufwendige Polieren verzichtet werden. Das schränkt allerdings die mögliche Komplexität ein – realistisch ließe sich ein Mikroprozessor mit der Komplexität von etwa Intels 80286 umsetzen. Also zurück zum Anfang der 1980er. Der 80286 wurde zunächst mit Intels HMOS-III-Prozess(öffnet im neuen Fenster) gefertigt. Der war nicht nur auf eine Metallisierungsebene beschränkt, sondern nutzte auch nur N-Kanal-Mosfets – eine weitere Vereinfachung, da nur ein Dotierungsschritt erforderlich ist.
Mit dem 80386 wechselte Intel dann nicht nur auf einen CMOS-Prozess, bei dem Logikgatter aus P- und N-Kanal-Mosfets aufgebaut werden, um die Leistungsaufnahme zu minimieren. Der CHMOS III genannte Prozess ermöglichte auch erstmals zwei Metallisierungsebenen. Ken Shirriff zeigt freundlicherweise ein Schnittdiagramm(öffnet im neuen Fenster) aus der nach 41 Jahren noch immer nicht frei zugänglichen Veröffentlichung(öffnet im neuen Fenster) in seinem Blog.
Eine ganz andere Herausforderung wartet allerdings noch in der Skalierung.
- Anzeige Hier geht es zu den konfigurierbaren Golem-PCs bei Systemtreff Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.