DDR5-Speicher: Samsung entwickelt 512-GByte-RAM-Riegel
Samsung hat angekündigt, ein Speichermodul mit DDR5-7200 und gleich 512 GByte Kapazität zu entwickeln. Passend dazu entwerfen die Südkoreaner noch Riegel mit Buffer-Chips, die auch Rechenoperationen für künstliche Intelligenz übernehmen können.
Um gleich ein halbes Terabyte auf einem Modul unterzubringen, setzt Samsung auf TSVs (Through Silicon Vertical Interconnect Access): Mit solchen hauchdünnen Metallstäben, die Signale und Strom leiten, werden die einzelnen Dies durchkontaktiert.
Pro Package stapelt Samsung acht 256-GBit-Chips, was bei 20 Gehäusen besagte 512 GByte ergibt. Diese TSV-Konstruktion soll flacher sein als die DDR4-Variante mit nur vier Dies, da Samsung den Abstand zwischen den Chips um 40 Prozent reduzieren konnte. Das Package ist daher 1 mm statt 1,2 mm dünn.
PIM für neuronale Netze
Neben einem Modul mit sehr hoher Kapazität arbeitet Samsung auch an sogenannten AXDIMMs, was für Accelerated Buffer steht. Hier wurde die Idee von PIM (Processing in Memory) weitergeführt, die es bisher einzig bei HBM-Stapelspeicher gibt: Einige der Speicherbänke weisen eine PCU (Programmable Computing Unit) auf, die Rechenoperationen mit FP16-Präzision ausführen kann.
Beim DDR5-Modul soll so die Performance um 80 Prozent steigen und der Energiebedarf um rund 43 Prozent sinken. Die Umsetzung mit LPDDR5 für das Mobile-Segment erreicht Leistungszuwächse von 10 bis 130 Prozent, die Effizienz verdoppelt bis vervierfacht sich je nach verwendetem neuronalen Netz. Die HBM-Variante hat Samsung ebenfalls getestet, ein FPGA-basierter Alveo-U280-Beschleuniger von Xilinx liefert dank PIM in etwa die dreifache Geschwindigkeit ab.
DDR5 wird Standard ab 2022
Mit DDR5-Speicher weist bereits DDR5-3200 mehr effektive Bandbreite auf als DDR4-3200. Der neue Arbeitsspeicher unterstützt zwei voneinander unabhängige 32-Bit-Kanäle, ein Daten-Prefetching mit 16n statt 8n gleichzeitigen Zugriffen und doppelt so viele Speicherbankgruppen (8Gx4B statt 4Gx4B), zudem Same Bank Refresh für eine geringere Latenz. Die Burst Length verdoppelt sich von 8 auf 16.
Ebenfalls wichtig sind gesunkene Betriebsspannungen von 1,1 Volt statt 1,2 Volt (VDD/VDDQ) respektive 1,8 Volt statt 2,5 Volt (VPP). Künftig will Micron sein RAM-Verfahren auf einen 1A-nm-Node umstellen, Samsung und SK Hynix haben dies bereits getan. Statt mit Immersionslithographie (DUV) werden die Speicherchips mit extrem ultravioletter Belichtung (EUV) gefertigt, was sie kompakter und sparsamer macht.
Zu den ersten CPUs mit DDR5-Unterstützung gehören AMDs 96-kerniger Genoa mit Zen 4 und Intels 64-kerniger Sapphire Rapids mit Golden Cove, beide sollen 2022 erscheinen.