DDR5-17.600: Mit Multi-Rank soll Speicher doppelt so schnell werden
Jedec stellt einen Standard für doppelt so schnellen DDR5-Speicher vor. Multi-Rank-Module vereinen zwei Speicherriegel auf einer Platine.

Der RAM wird für Prozessoren zum Flaschenhals – das ist nichts Neues. Neu ist ein weiterer Ansatz, um dem Problem zu begegnen: Sogenannte Multi-Rank-DIMMs (MRDIMMs) sollen zwei Speichermodule zu einem zusammenfassen. Damit soll die Anbindung an den Prozessor doppelt so schnell werden, aus zwei DDR5-4400-Modulen wird etwa ein DDR5-8800-Modul. Jedec, das Gremium für Speicherstandards, hat auf der Konferenz Memcon einen Vorschlag für einen Standard vorgestellt (via Tom's Hardware).
Unterstützung bekam der Jedec-Vorschlag von AMDs Vice President für Serverprodukte, Robert Hormuth. Auf Linkedin zeigte er Interesse an dem Vorschlag und schrieb, AMD "steht voll hinter der Arbeit an offenen Industriestandards" – das lässt eine Mitarbeit von AMD erwarten. Intel wird MRDIMMs bereits mit den kommenden Granite-Rapids-Xeons unterstützen, hier allerdings mit einer zusammen mit SK Hynix und Renesas entwickelten Technologie namens MCR (für Multiplexer Combined Ranks).
Der Jedec-Vorschlag liest sich allerdings sehr ähnlich: Über einen speziellen Puffer-Chip werden zwei Speicherbausteine angesprochen. Die Daten dürften abwechselnd auf beide verteilt sein (Interleaving), um die Latenz gering zu halten. Da parallel aus beiden Chips gelesen oder in sie geschrieben wird, lässt sich die Datenrate theoretisch verdoppeln. Intel beschränkt sich bei der ersten MCR-Generation auf 8.000 MT/s, der Vorschlag der Jedec sieht 8.800 MT/s vor. Etwas verwunderlich ist, dass hier von "QDR @ 8800" die Rede ist.
17.600 MT/s erst 2030
Robert Hormuth fügte seinem Beitrag noch Fotos von zwei Vortragsfolien bei, auf einem davon ist ein grober Zeitplan zu sehen. Demnach plant Jedec, die anfänglichen 8.800 MT/s zunächst auf 12.800, dann auf 17.600 MT/s zu steigern. Dazu gibt es eine Zeitachse, die allerdings nur mit "realistische Bandbreitenanforderungen 203x" beschriftet ist – wann mit den entsprechenden Standards zu rechnen ist, bleibt damit unklar.
Great couple of days at the first Memcon in San Jose this week.
Was great to see the industry alignment on JEDEC MRDIMM for future memory bandwidth needs. AMD is completely behind working in JEDEC to drive industry open standards.#memcon #MRDIMM #JEDE https://t.co/xwe60tg48N
— Robert Hormuth (@rhormuth) March 30, 2023
Gedacht sind die MRDIMMs für Server-Systeme, die zunehmend Probleme haben, die vielen Rechenkerne schnell genug mit Daten zu versorgen. Mit High Bandwidth Memory (HBM) existiert zwar eine Lösung mit hoher Bandbreite, der Stapelspeicher ist allerdings teuer und im gewohnten DIMM-Format kaum anzubinden. Auch mehr Speicher-Controller – Intel erhöht bei Granite Rapids auf 12 – sind kein gangbarer Weg, da die Mainboard-Fläche begrenzt ist.
Auch bei der Datenrate der Speicherschnittstellen sind keine großen Steigerungen zu erwarten. Daher stellen MRDIMMs eine verhältnismäßig kostengünstige Zwischenlösung zu HBM dar, die Kunden mehr Flexibilität bei der Speicherausstattung ihrer Systeme lässt – zumal sie nur eine Alternative zu normalen DIMMs sind. Ihre Leistung werden sie allerdings nur ausspielen können, wenn hauptsächlich sequenzielle Daten verarbeitet werden. Ob MRDIMMs auch in Desktop-Systeme kommen, bleibt abzuwarten.
Update, 5.4.2023, 11:58 Uhr:
Wir haben die Übersetzung des Kommentars von Robert Hormuth korrigiert.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
Nein, es ist die Zweierpotenz davon Bei 3 Bits sind es 2³ = 8 Zustände, die...
Kommentieren