Cortex-A710: Ausbalancierter ARMv9-Standardkern
Die beste Mischung aus drei Metriken: Der Cortex-A710 mit ARMv9-Architektur soll kompakt, flott und effizient zugleich sein.
ARM hat den Cortex-A710 alias Matterhorn vorgestellt, den ersten Big-Core mit ARMv9-Architektur. Während der parallel angekündigte Cortex-X2 (Prime-Core) den Fokus auf Geschwindigkeit legt und der ebenfalls neue Cortex-A510 (Little-Cores) auf Effizienz sowie Platzbedarf optimiert ist, soll der Cortex-A710 alle Punkte abdecken.
In der Branche wird hier von den PPA-Metriken gesprochen: Performance, Power, Area. Der Cortex-A710 soll bei gleicher Leistungsaufnahme rund 10 Prozent flotter sein als der Cortex-A78 und die doppelte Machine-Learning-Geschwindigkeit aufweisen - oder aber 30 Prozent sparsamer bei identischer Geschwindigkeit sein.
Das Frontend weist hierzu eine verbesserte Sprungeinheit auf, wichtige Puffer wie der Branch Target Buffer (BTB) und der Global History Buffer (GHB) können doppelt so viele Daten vorhalten. Bei der Größe des Macro-Op- und des L1-Instruktionen-Caches gab es keine Veränderungen, der L1-TLB (Translation Lookaside Buffer) jedoch wuchs um 50 Prozent auf 48 Einträge an.
Schlankere Pipeline und bessere DSU-Nutzung
Aus dem Macro-Op-Puffer kommen nur noch fünf statt sechs bereits decodierte und darin gespeicherte Instruktionen, auch die um eine Stufe auf zehn gekürzte Pipeline schiebt via Dispatch fünf statt sechs Macro-Ops weiter. Bei der Anzahl der Integer- und der Gleitkomma-Einheiten gab es offenbar ebenso wenige Änderungen wie bei den Load/Store-Werken oder dem L1-Daten-Cache; einzig die SVE2 (Scalable Vector Extension) mit BF16-Unterstützung wurde von ARM genannt.
Der Cortex-A710 ist dafür ausgelegt, mit dem Cortex-X2 und dem Cortex-A510 kombiniert zu werden. Hierzu wird die DSU-110 (DynamIQ Shared Unit) verwendet, die für ARMv9 entworfen wurde: Der L3-Cache fällt mit bis zu 16 MByte doppelt so groß aus und hat die fünffache Bandbreite dank eines doppelten bidirektionalen Ringbus statt der bisherigen Crossbar. Im Betrieb soll die DSU-110 sparsamer sein, da weniger Leckströme auftreten und der L3-Cache mehrere Power-Modi nutzt.
Ein Teil der besseren Performance und gerade der Effizienz des Cortex-A710 rührt ARM zufolge daher, dass dieser CPU-Kern weniger häufig Daten von der DSU und viel weniger Informationen aus dem RAM anfordern muss als der Cortex-A78. Unterm Strich ist der Cortex-A710 etwas flotter und vor allem sparsamer als sein Vorgänger, zumindest wenn Partner den Betriebspunkt des Kerns entsprechend wählen.
Corelink-Verknüpfung zu GPU und NPU
Um den CPU-Cluster an die restlichen IP-Blöcke wie die neue Mali-G710-Grafikeinheit anzubinden, hat ARM überdies den Corelink CI-700 (kohärenter Interconnect) und den Corelink NI-700 (Network on Chip, NoC) entwickelt. Damit einher geht der System Level Cache (SLC), auf den alle IP-Blöcke zugreifen können: Er erhöht die Performance und die Effizienz. Theoretisch ist bis zu einem 4x3 Mesh mit 32 MByte möglich, typische Smartphone-SoCs aber sollen ein 2x2 Mesh mit 8 MByte aufweisen.
Erste Systems-on-a-Chip mit ARMv9-Kernen und verbesserter Fertigung wie N5P von TSMC oder 5LPP von Samsung Foundry erwarten wir noch 2021.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
