Cortex A35: ARMs neuer CPU-Kern für günstige Smartphones und -watches
Er soll in den nächsten Jahren in über einer Milliarde Smartphones stecken: ARM hat den Cortex A35 vorgestellt, einen besonders effizienten 64-Bit-CPU-Kern für Systems-on-a-Chip.
Der Prozessorentwickler ARM hat einen neuen CPU-Kern vorgestellt, den Cortex A35 alias Mercury. Er ist der Nachfolger des Cortex A7, eines sehr sparsamen Kerns für Smartphones und Smartwatches. Der Cortex A35 kann mit einem Interconnect, einem Speichercontroller und einer Grafikeinheit wie der Mali-470 kombiniert werden. ARM erwartet, dass solche mit einem Cortex A35 ausgestatteten Systems-on-a-Chip bis 2020 in über einer Milliarde Smartphones verbaut werden.
Mit dem Cortex A35 hat ARM nun einen Prozessorkern im Angebot, der besonders effizient und sparsam sein soll und anders als der Cortex A7 über eine 64-Bit-Architektur verfügt. Der Hersteller sortiert den Kern in die "Ultra High Efficiency"-Klasse ein, der ältere Cortex A53 wird als "High Efficiency" kategorisiert und die Kerne A57 sowie der schnelle A72 als "High Performance".
ARM gibt an, dass der Cortex A35 - wenn er im gleichen Fertigungsprozess hergestellt wird - rund zehn Prozent sparsamer arbeitet als ein Cortex A7 und bis zu 40 Prozent flotter rechnet. Verglichen mit dem Cortex A53 spricht der Hersteller von einer um 32 Prozent geringeren Leistungsaufnahme und einer um 25 Prozent höheren Effizienz.
Das CPU-Design des Cortex A35 entspricht mit der achtstufigen Pipeline dem Cortex A7. ARM hat unter anderem die Sprungvorhersage im Frontend verbessert, die Instruktionenschlange verschlankt, das Cache-System stark überarbeitet und die Neon-Gleitkomma-Einheit drastisch aufgewertet. Letztere kann nun einzeln vom Strom getrennt werden (Power Gating).
Die Leistung des Cortex A35 soll beim Web-Browsing bei gleichem Takt 16 Prozent höher liegen als die des Cortex A7, beide Kerne arbeiten hierbei im 32-Bit-Modus. Bei weiteren Berechnungen wie Float soll der neue Kern bis zu 40 Prozent schneller sein. Bis zu vier Cortex A35 können in einem CPU-Cluster stecken, die L1-Daten und Instruktionen-Caches können 8 bis 64 KByte fassen, der L2-Cache ist 128 bis 1.024 KByte groß. In der kleinsten Konfiguration ist ein solcher Baustein kleiner als 0,4 mm² - hier fehlt allerdings auch der L2.
ARM erwartet erste Geräte mit Systems-on-a-Chip mit dem Cortex A35 Ende 2016.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
