Abo
  • Services:
Anzeige
Blockdiagramm des Corelink CCI-550
Blockdiagramm des Corelink CCI-550 (Bild: ARM)

Corelink CCI-550: ARMs neuer Interconnect und die Mimir-GPU sind kohärent

Blockdiagramm des Corelink CCI-550
Blockdiagramm des Corelink CCI-550 (Bild: ARM)

Zusätzliche Datentransferrate und schneller LPDDR4-RAM für Systems-on-a-Chip: ARMs neuer Interconnect und ein neuer Speichercontroller sollen sich für 4K-Smartphones eignen. Passend dazu hat ARM die Mimir-Grafikarchitektur vorgestellt, die kohärent arbeitet.

ARM hat einen neuen Interconnect und einen neuen Speichercontroller vorgestellt: den Corelink CCI-550 und den Corelink DMC-500. Beide können mit Cortex-CPU-Kernen und einer Grafikeinheit aus der neuen Mimir-Familie gekoppelt werden, woraus ein System-on-a-Chip entstehen soll, dass sich ARM zufolge für Premium-Mobile-Geräte wie 4K-Smartphones und -Tablets eignet.

Anzeige

Basis eines SoC bildet der Corelink CCI-550, der dem CCI-500 nachfolgt und alle Bestandteile verknüpft - CCI steht für Cache Coherent Interconnect. Der neue CCI-550 bietet bis zu sechs statt vier ACEs (AXI Coherency Extension), an welche Kern-Cluster und die Grafikeinheit gekoppelt werden. Neu ist die volle Kohärenz, was allerdings aktuelle Mali-Grafikeinheiten mit Midgard-Architektur nicht unterstützen. Erst die angekündigte Mimir-Familie ist voll Cache-kohärent in den Snooping-Vorgang des Interconnects eingebunden, die GPU liest also immer die zuletzt geschrieben und somit identischen Daten ein.

  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
  • Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)
Präsentation zum Corelink CCI-550 und DMC-500 (Bild: ARM)

Passend dazu kann der CCI-550 nun sechs statt vier Speicherinterface-Blöcke ansprechen, etwa 192 statt der heute im High-End-Segment üblichen 128 Bit Busbreite. Daher spricht ARM von einer um 60 Prozent höheren Datentransferrate, die zu 50 Prozent auf das breitere Interface und zu 10 Prozent auf architektonische Verbesserungen wie eine geringere Latenz bei Speicherzugriffen der CPU-Kerne zurückzuführen ist.

Die hohe Bandbreite ist vor allem für die Grafikeinheit wichtig, was durch eine Speicherunterstützung von bis zu LPDDR4-2133 wie bei dem von Samsung gewährleistet wird. Bis erste SoCs mit den neuen Bauteilen erscheinen, dürfte es 2017 oder 2018 werden. Allerdings gehen immer mehr Hersteller dazu über, eigene Interconnects zu entwickeln, beispielsweise Mediatek.


eye home zur Startseite



Anzeige

Stellenmarkt
  1. ALDI SÜD, Mülheim an der Ruhr
  2. Daimler AG, Sindelfingen
  3. Sky Deutschland Fernsehen GmbH & Co. KG, Unterföhring bei München
  4. ING-DiBa AG, Nürnberg


Anzeige
Hardware-Angebote
  1. bei Caseking
  2. ab 179,99€

Folgen Sie uns
       


  1. Smarter

    Katastrophen-App kann ohne Mobilfunknetz kommunizieren

  2. Statt Docker und Kubernetes

    Facebook braucht Tupperware für seine Container

  3. Windows 10 Version 1709 im Kurztest

    Ein bisschen Kontaktpflege

  4. Powerline Advanced

    Devolo bringt DLAN-Adapter mit zwei Ports und Steckdose

  5. CSE

    Kanadas Geheimdienst verschlüsselt Malware mit RC4

  6. DUHK-Angriff

    Vermurkster Zufallszahlengenerator mit Zertifizierung

  7. Coda

    Office-365-Alternative kommt ohne "Schiffe versenken" aus

  8. Bethesda

    Wolfenstein 2 benötigt leistungsstarke PC-Hardware

  9. Radeon Software 17.10.2

    AMD-Treiber beschleunigt Destiny 2 um 50 Prozent

  10. Cray und Microsoft

    Supercomputer in der Azure-Cloud mieten



Haben wir etwas übersehen?

E-Mail an news@golem.de


Anzeige
Passwortmanager im Vergleich: Das letzte Passwort, das du dir jemals merken musst
Passwortmanager im Vergleich
Das letzte Passwort, das du dir jemals merken musst
  1. Mirai-Nachfolger Experten warnen vor "Cyber-Hurrican" durch neues Botnetz
  2. Cyno Sure Prime Passwortcracker nehmen Troy Hunts Hashes auseinander
  3. Passwortmanager Lastpass ab sofort doppelt so teuer

APFS in High Sierra 10.13 im Test: Apple hat die MacOS-Dateisystem-Werkzeuge vergessen
APFS in High Sierra 10.13 im Test
Apple hat die MacOS-Dateisystem-Werkzeuge vergessen
  1. MacOS 10.13 Apple gibt High Sierra frei
  2. MacOS 10.13 High Sierra Wer eine SSD hat, muss auf APFS umstellen

Elex im Test: Schroffe Schale und postapokalyptischer Kern
Elex im Test
Schroffe Schale und postapokalyptischer Kern

  1. Re: minimum i7 = denuvo?

    Dwalinn | 13:32

  2. Re: Selbstzensur und vorauseilender Gehorsam.

    Dwalinn | 13:31

  3. Re: Wir kolonialisieren

    plutoniumsulfat | 13:29

  4. Re: Sicherlich dämlicher Fehler, aber...

    tomate.salat.inc | 13:28

  5. Re: Bonding von 8 Leitungen?

    elf | 13:28


  1. 13:13

  2. 13:12

  3. 12:01

  4. 11:36

  5. 11:13

  6. 10:48

  7. 10:45

  8. 10:30


  1. Themen
  2. A
  3. B
  4. C
  5. D
  6. E
  7. F
  8. G
  9. H
  10. I
  11. J
  12. K
  13. L
  14. M
  15. N
  16. O
  17. P
  18. Q
  19. R
  20. S
  21. T
  22. U
  23. V
  24. W
  25. X
  26. Y
  27. Z
  28. #
 
    •  / 
    Zum Artikel