Hybrid-Architektur erklärt
Alle bisherigen Desktop-Prozessoren von Intel basieren auf einem homogenen Design: Gemeint ist, dass alle Kerne eine identische Architektur nutzen und sich selbst bei der maximalen Frequenz nicht unterscheiden. Mit Alder Lake erfolgt der Wechsel auf einen heterogenen Ansatz, von Intel als Hybrid-Technik bezeichnet.
Die Idee ist nicht neu, im Smartphone-Segment wird sie als Big/Little-Implementierung seitens ARM und Lizenznehmern wie Apple oder Qualcomm seit vielen Jahren erfolgreich umgesetzt. Intel selbst hatte mit Lakefield schon einen ersten x86-Hybrid veröffentlicht, allerdings ohne nennenswerte Marktresonanz.
Um zu verstehen, warum ein heterogenes Design sinnvoll ist, gilt es die relevanten Metriken zu kennen: Egal ob Desktop, Laptop oder Smartphone - am Ende zählt das Verhältnis der sogenannten PPA-Faktoren (Performance, Power, Area). Diese legen fest, wie viel Fläche sowie Energie für eine bestimmte Geschwindigkeit und die gewünschten Fertigungskosten zur Verfügung stehen. Die Anzahl der Chips pro Wafer spielt dabei eine wichtige Rolle, da hier die maßgeblichen Kosten anfallen.
Maximale Performance pro Fläche pro Watt
Intels Philosophie ist es, die Mainstream-CPUs grob auf 150 mm² bis 200 mm² zu begrenzen, damit die Produktion entsprechend günstig (oder weniger teuer) ist. Das Ziel lautet also, möglichst viel Leistung pro Quadratmillimeter pro Watt unterzubringen, weshalb für Alder Lake ein hybrides Design auserkoren wurde. Statt von Big/Little- spricht Intel von Performance/Efficiency-Cores, wovon es jeweils acht gibt (8P+8E).
Die P-Kerne basieren auf der Golden Cove genannten Architektur, sie unterstützen Hyperthreading (SMT) und sollen pro Takt gleich 19 Prozent flotter sein als die Cypress-Cove-Technik in Rocket Lake. Die E-Kerne nutzen die Gracemont-Architektur, diese soll eine IPC ähnlich der alten Skylake-Implementierung aufweisen, die Intel vom Core i7-6700K bis zum Core i9-10900K verwendet hat. Die P/E-Kerne nutzen AVX2, die SGX-Enklave flog raus.
Alder Lake wird mit dem Intel-7-Verfahren produziert, einst als 10 nm Enhanced Super Fin alias 10+++ nm bezeichnet. Der 8P+8E-Chip inklusive Xe-Grafikeinheit, L3-Cache und I/O-Subsystem weist eine Fläche von 209 mm² auf (zur Anzahl der Transistoren gibt es keine Aussage). Die acht P-Cores von Alder Lake benötigen inklusive je 1,25 MByte L2-Cache pro Kern rund 61 mm², die acht E-Cores samt 2 MByte L2-Cache für alle zusammen geringe 17 mm². Überdies brauchen sie für dieselbe Performance signifikant weniger Energie, sodass die Performance pro Quadratmillimeter pro Watt entsprechend besser ausfällt.
Stellt sich die Frage, wie Intel sicherstellt, dass immer die richtigen Kerne rechnen - die Antwort darauf ist eine in Hardware gegossene Lösung.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
Erste Desktop-CPU mit DDR5-Speicher | Thread Director zur Lastverteilung |
Ist typisch für Apple die Kühlung auf 100C einzustellen, damit eben vorher viel...
Und das ist ein Trugschluss. Parallelisierung geht IMMER auch mit einem enormen Overhead...
OK, U-Bahn ginge mobil evtl. (ist aber oft zu voll) Was ist mit der Bahn? Da kann ich...
Bisher hat Intel keine solchen Pläne.