Erste Desktop-CPU mit DDR5-Speicher
Auch wenn wir verkürzt von DDR5 sprechen, genau genommen ist DDR5-SDRAM gemeint, also Double Data Rate Synchronous Dynamic Random Access Memory der fünften Generation. Dieser weist im Vergleich zu DDR4 allerhand Verbesserungen auf, die neben der Leistung auch die Effizienz und die Kapazität steigern.
Grundsätzlich hat DDR5 eine signifikant höhere Transferrate, das Speichergremium hat derzeit bis zu DDR5-6400 spezifiziert und Hersteller wie Gskill haben bereits Kits mit bis zu DDR5-7000 vorgestellt. Zum Vergleich: Bei DDR4 ist offiziell DDR4-3200 das Limit, wenngleich es ungeachtet dessen auch OC-Kits mit bis zu DDR4-5000 gibt.
Hierbei gilt zu berücksichtigen, dass die effektive Bandbreite um gut ein Drittel steigt, wenn DDR4-3200 mit DDR5-3200 verglichen wird. Auch lassen rechnerische Zugriffszeiten wie 8.75 ns bei DDR4-3200-CL14 im Gear1-Modus (voller Speichercontroller-Takt) und 15 ns bei DDR5-4800-CL36 im Gear2-Modus (halbierte IMC-Frequenz) keine direkten Rückschlüsse auf die reale Performance zu, da die Latenz weiteren Faktoren unterliegt.
Höhere Parallelität für schnellere Zugriffe
So wird ein DDR5-Modul wie gehabt an einen 64-Bit-Speicherbus (64 Bit zuzüglich 8 Bit ECC-Speicherkorrektur) angeschlossen, arbeitet intern aber anders als DDR4 mit zwei voneinander unabhängigen 32-Bit-Kanälen (32 Bit zuzüglich 8 Bit ECC, jeweils in doppelter Ausführung). Möglich wird das durch die von 8 auf 16 verdoppelte Burst Length zugunsten der Parallelität, denn jeder Channel kann so unabhängig voneinander 64 Byte in einem Rutsch an die CPU senden, was einer Cache-Line bei aktuellen Prozessoren entspricht.
Bei DDR5 erfolgt das Daten-Prefetching mit 16n statt 8n gleichzeitigen Zugriffen und die Anzahl der Speicherbankgruppen (Bank Groups) bei gleicher Menge an Bänken (Banks) pro Gruppe verdoppelt sich (8Gx4B statt 4Gx4B). Dadurch sinken die Latenzen und die Effizienz bei Lese- sowie Schreibvorgängen steigt, weil Bänke innerhalb einer Speicherbankgruppe unter anderem dasselbe I/O-Routing nutzen und so mehr Speicherseiten (Pages) geöffnet bleiben können.
XMP 3.0 als 1-Klick-Lösung
Überdies gibt es bei DDR5 mit Same Bank Refresh (REFsb) eine Technik, bei welcher nur eine statt alle vier Bänke vor einer Auffrischung in einen Ruhemodus ohne Datenaktivität versetzt werden müssen. Verglichen mit All Bank Refresh (REFab) bei DDR4 soll dadurch der Durchsatz um 6 bis 9 Prozent steigen und sich die durchschnittliche idle-Latenz von 11 ns auf 5 ns mehr als halbieren.
DDR4 | DDR5 | |
---|---|---|
Datenübertragungsrate | DDR4-3200 (Jedec) | DDR5-6400 (Jedec) bis DDR5-8400 |
Bandbreite (theoretisch) | 25,6 GByte/s pro Kanal | 38,4 GByte/s bis 67,2 GByte/s pro Kanal |
Datenleitungen | 64+8 Bit mit ECC | 32+8 Bit mit ECC in doppelter Ausführung |
SDRAM-Die-Kapazität | bis zu 16 GBit (DUV) | bis zu 64 GBit (EUV) |
DIMM-Kapazität (Desktop) | bis zu 32 GByte | bis zu 128 GByte |
DIMM-Kapazität (Server) | bis zu 256 GByte | bis zu 1 TByte |
Prefetching | 8n | 16n |
Speicherbänke | 4 Gruppen mit 4 Bänken | 8 Gruppen mit 4 Bänken |
Auffrischung | All Bank Refresh (REFab) | Same Bank Refresh (REFsb) |
Burst Length | 8 | 16 |
Spannung (VDD/VPP) | 1,2 Volt/2,5 Volt | 1,1 Volt/1,8 Volt |
Damit beim Einbau der Speichermodule keine aufwändige manuelle Konfiguration notwendig ist, hat Intel den XMP-Standard aktualisiert: Via Extreme Memory Profile 3.0 werden im Mainboard-BIOS mit einem Klick der Takt und die (Sub)latenzen sowie die Spannung entsprechend der Herstellerspezifikationen gesetzt, indem diese aus dem SPD-Speicher (Serial Presence Detect) des RAM-Sticks ausgelesen werden.
Abschließend noch eine prinzipielle Anmerkung zu den uns vorliegenden DDR5-Kits von Corsair, Crucial sowie Gskill: Alle Riegel haben 16 GByte und nutzen einen Single-Rank-Aufbau, was die Performance etwas einschränkt. Bei praktisch jedem DDR4-Modul mit 16 GByte wird hingegen durch Dual-Rank und somit Bank-Interleaving die Leistung pro Takt erhöht, was sich mit dem Thaiphoon Burner prüfen lässt.
Nachdem wir den Arbeitsspeicher theoretisch abgehandelt haben, geht es mit der Technik der CPU-Kerne weiter. Hier macht Intel den größten Sprung seit vielen Jahren, sowohl was den Ansatz als auch was die Leistung pro Takt (IPC) anbelangt.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
Sockel LGA 1700 samt PCIe Gen5 | Hybrid-Architektur erklärt |
Ist typisch für Apple die Kühlung auf 100C einzustellen, damit eben vorher viel...
Und das ist ein Trugschluss. Parallelisierung geht IMMER auch mit einem enormen Overhead...
OK, U-Bahn ginge mobil evtl. (ist aber oft zu voll) Was ist mit der Bahn? Da kann ich...
Bisher hat Intel keine solchen Pläne.