Zum Hauptinhalt Zur Navigation

Besser als HBM: Samsung stapelt DRAM direkt auf Logik-Chips

Kein Silizium-Interposer, weniger Schnittstellen, mehr Leistung: Samsung bietet neue 3D-Packaging-Techniken für DRAM und Logik an.
/ Johannes Hiltscher
Kommentare News folgen (öffnet im neuen Fenster)
Durch direktes Stapeln von DRAM-Dies brauchen Chips weniger Fläche, auch der Energiebedarf sinkt. (Bild: Samsung)
Durch direktes Stapeln von DRAM-Dies brauchen Chips weniger Fläche, auch der Energiebedarf sinkt. Bild: Samsung

Bei den leistungsfähigsten Chips spielt das Packaging, die möglichst enge Integration unterschiedlicher Silizium-Dies, längst eine zentrale Rolle. Hier will Samsung der Konkurrenz von Intel und TSMC nun einen Schritt voraus sein: Wie The Korea Economic Daily berichtet(öffnet im neuen Fenster) , bietet die Foundry-Sparte des Konzerns nun auch das direkte Stapeln von DRAM- auf Logik-Dies an (via Tom's Hardware(öffnet im neuen Fenster) ). Ein Proof-of-Concept Chip soll, wie Samsung auf dem hauseigenen Foudry Forum (SFF) erklärte(öffnet im neuen Fenster) , bald gezeigt werden.

Damit sind zunächst einmal kompaktere Chip-Packages möglich als mit dem etwa bei High-End-GPU- und KI-Beschleunigern verwendeten High Bandwidth Memory (HBM). Wichtiger sind aber die möglichen Leistungsgewinne: Laut einem Bericht von Semiconductor Engineering(öffnet im neuen Fenster) könnte das direkte Stapeln von DRAM auf Logik-Dies gegenüber HBM eine 22 Prozent höhere Datenrate bei gleichzeitig 36 Prozent geringerem Energiebedarf ermöglichen.

Möglich macht das der Wegfall der Schnittstelle zwischen Logik-Die und HBM, der Speicher-Controller für den Speicherstapel sitzt direkt im Logik-Die. Das verringert die Latenz und ermöglicht die Anbindung mit höherer Bandbreite.

Angekündigt hatte Samsung das neue Verfahren bereits 2022(öffnet im neuen Fenster) , die praktische Umsetzung ist allerdings herausfordernder als das Stacking von Logik-Dies. Schließlich sollen, das zeigt eine Folie vom SFF, wie bei HBM mehrere DRAM-Dies übereinander auf das Logik-Die gestapelt werden. Das bedeutet ganz neue Herausforderungen bei der Wärmeabfuhr.

Heilige Dreifaltigkeit des Packaging

Das Advanced Packaging läuft bei Samsung unter dem Akronym Saint (Samsung Advanced Interconnection Technology). Das Unternehmen unterscheidet dabei drei Varianten, neben dem jetzt marktreif gewordenen Saint-D werden bereits länger Saint-S und Saint-L angeboten.

Dabei werden SRAM- und Logik-Dies auf andere Logik-Dies gestapelt, was auch TSMC und Intel beherrschen. Bei DRAM hingegen kommt Samsung zugute, dass das Unternehmen nicht neben Logik auch Speicher entwickelt und herstellt. Unklar ist bislang, ob bei Saint-D auch das Logik-Die aus Samsungs Fertigung stammen muss. Eine einfache Portierung bestehender Designs ist unabhängig davon nicht möglich, da die bestehende HBM-Schnittstelle ersetzt werden muss. Bis erste Chips mit aufgestapeltem DRAM auf den Markt kommen, wird es also noch eine Weile dauern.


Relevante Themen