Auftragsfertiger: Samsungs 10LPP-Verfahren ist startbereit
10LPP (Low Power Plus) folgt auf 10LPE (Low Power Early): Samsungs verbesserter 10-nm-Prozess ist fertig. Hersteller wie Apple können also ihre Chips fertigen lassen. 10LPP ermöglicht höhere Taktraten bei geringer Leistungsaufnahme.

Samsung Electronics hat bekanntgegeben, dass der 10LPP-Herstellungsprozess fertiggestellt und bereit für die Produktion ist. 10LPP (10 nm Low Power Plus) folgt auf 10LPE (10 nm Low Power Early) und stellt somit die zweite 10-nm-FinFET-Generation der Südkoreaner dar. Das Verfahren eigne sich für Prozessoren wie Systems-on-a-Chip, die in Smartphones verbaut werden, sei aber auch generell für Computing und Netzwerkplattformen gedacht.
Verglichen mit dem 10LPE-Prozess soll die 10LPP-Fertigung eine um 10 Prozent höhere Taktrate oder eine um 15 Prozent geringere Leistungsaufnahme bei gleicher Chipfläche ermöglichen. Das 10LPE-Verfahren wird für mindestens zwei SoCs eingesetzt: Qualcomms Snapdragon 835 und Samsungs Exynos 8895. Beide Chips stecken in Samsungs Galaxy S8, der SD835 auch in weiteren Smartphones wie Sonys Xperia XZ Premium und Xiaomis Mi6.
Die Fab S3 wird auf 10 nm umgestellt
Um mittelfristig die Kapazitäten zu steigern, wird Samsung die Fab S3 bei Hwaseong, Südkorea, aufrüsten. Das entsprechende Equipment werde derzeit installiert, das Halbleiterwerk soll im vierten Quartal 2017 die Produktion aufnehmen. Weltweit unterhält Samsung sechs Fabs, was die Branchen-übliche Abkürzung für eine Semiconductor Fabrication Plant ist. Drei davon befinden sich in Südkorea, zwei in China und eine in den USA.
Zu den Kunden von Samsung Semiconductor gehörten in den vergangenen Jahren etwa Apple, Nvidia, Qualcomm und seit einigen Monaten auch AMD. Das Unternehmen lässt bei den Südkoreanern die Polaris-21/20/12-Chips seiner Radeon-RX-500-Grafikkarten im 14LPP-Verfahren produzieren, da Globalfoundries alleine den Bedarf offenbar nicht decken kann.
Abgesehen von 10LPE und 10LPP arbeitet Samsung noch an 10LPU. Der Prozess soll eine geringere Chipfläche ermöglichen als 10LPE und 10LPP und sei daher die kostengünstigste Fertigung der drei 10-nm-Nodes.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed