Abo
  • Services:

ARM-CPU-Alternative: Sifive zeigt Hochleistungs-Octacore mit RISC-V

Die 7er-Serie der RISC-V-Designs von Sifive verspricht eine besonders hohe Leistung und bis zu acht Kerne. Dazu gehören mit dem E7 und dem S7 Kerne für den Embedded-Markt sowie mit dem U7 ein 64-Bit-Kern, auf dem Linux laufen soll. Der U7 soll gegen ARMs Cortex-A55 bestehen.

Artikel veröffentlicht am ,
Sifive bietet mit dem Hifive Unleashed auch schon ein Board an - noch unterstützt das aber nicht die neuen CPUs.
Sifive bietet mit dem Hifive Unleashed auch schon ein Board an - noch unterstützt das aber nicht die neuen CPUs. (Bild: Sifive)

Vor rund einem Jahr hat der auf den freien CPU-Befehlssatz RISC-V spezialisierte Hersteller Sifive einen Quadcore-SoC für den Linux-Markt angekündigt - und zuvor einige spezialisierte Embedded-Chips für Mikrocontroller. Nun folgt die 7er-Serie von Sifive-CPUs, die in ihren jeweiligen Einsatzbereichen eine besonders hohe Leistung liefern sollen und aus Clustern bis zu acht Kernen bestehen können. Die im Sifive-Portfolio stärkste CPU ist damit künftig der U74-Octacore mit 64-Bit-Kernen, der gegen ARMs Cortex-A55 positioniert wird und auf den U54-Quadcore folgt, der ARMs Cortex-A53 entgegengestellt wurde.

Stellenmarkt
  1. DKV MOBILITY SERVICES Business Center, Ratingen
  2. Veridos GmbH, München

Der U74 nutzt je 32 KByte L1-Daten- sowie 32 KByte L1-Instruktionen-Cache pro Kern, eine SV39 MMU zum Adressieren von 38 physischen Bits und eine Einheit zum Speicherschutz (Physical Memory Protection, PMP). Hinzu kommen 128 KByte L2-Cache für die einzelnen Kerne. Eine Variante des Chips steht als U74-MC Core-Complex als Quadcore bereit, der kohärenten 2 MByte L2-Cache nutzen kann, und zusätzlich über einen abgespeckten S7-Kern als Überwachungseinheit (Monitor Core, MC) verfügt.

Dieser Quadcore soll Echtzeitfähigkeiten ermöglichen, indem L1-Instruktionen-Cache und L2-Cache als deterministischer SRAM konfiguriert werden können. Standardmäßig integriert sind außerdem Core Local Interrupt Controller (CLIC) und Platform-Level Interrupt Controller (PLIC), die bei den Designs von ARM zusätzlich lizenziert werden müssen. Der Quadcore mit Monitoreinheit kann um vier weitere Kerne zu einem Cluster aus dann 8+1 Kernen erweitert werden. Gedacht ist der U74 als Einheit für eine 5G-Basisstation, Edge-Computing und -Analytis, Switches oder Router, autonome Maschinen, smarte Netzwerkkarten oder Enterprise-Storage.

Kleine Embedded-Chips vorgestellt

Die S7-Serie mit S76 und S76-MC positioniert Sifive gegen ARMs M7, R7 und R8. Dem S76-MC fehlt im Gegensatz zum U74 die MMU und der PLIC. Zusätzlich zu dem zweimal 32 KByte L1-Cache gibt es 32 KByte Instruction Tightly Integrated Memory (ITIM) und 32 KByte FIO RAM. Der Quadcore S76-MC verfügt über 256 KByte L2-Cache, die nur in diesem Core-Complex mit Monitoreinheit bereitstehen, die einzelnen S76-Kerne verfügen nicht über L2-Cache. Genutzt werden soll der S76-MC für kleinere Storage-Systeme, zur Netzwerkpaketanalyse oder auch als Mobilfunk-CPU etwa in einem 5G-Modem.

Der E76-MC ist eine abgespeckte 32-Bit-Variante des S76-MC, dessen Befehlssatz die Fähigkeit Gleitkommazahlberechnung mit doppelter Genauigkeit fehlt. Gedacht ist die E7-Serie für Sensoren, IoT-Geräte oder auch industrielle Automatisierungsaufgaben. Die S7 und vor allem E7 sollen nicht zwingend mit Linux laufen, sondern eher mit einem kleineren RTOS.



Anzeige
Hardware-Angebote
  1. 99,99€ (versandkostenfrei)
  2. (u. a. 32 GB 6,98€, 128 GB 23,58€)
  3. ab 194,90€

bionade24 02. Nov 2018

Gibt Hoffnung darauf dass die Leistung von RISC-V doch mal steigen könnte, wenn die CPUs...


Folgen Sie uns
       


Programmierer: Wenn der Urheber gegen das Urheberrecht verliert
Programmierer
Wenn der Urheber gegen das Urheberrecht verliert

Der nun offiziell beendete GPL-Streit zwischen Linux-Entwickler Christoph Hellwig und VMware zeigt eklatant, wie schwer sich moderne Software-Entwicklung im aktuellen Urheberrecht abbilden lässt. Immerhin wird klarer, wie derartige Klagen künftig gestaltet werden müssen.
Eine Analyse von Sebastian Grüner

  1. Urheberrecht Frag den Staat darf Glyphosat-Gutachten nicht publizieren
  2. Vor der Abstimmung Mehr als 100.000 Menschen demonstrieren gegen Uploadfilter
  3. Uploadfilter SPD setzt auf Streichung von Artikel 13

Cascade Lake AP/SP: Das können Intels Xeon-CPUs mit 56 Kernen
Cascade Lake AP/SP
Das können Intels Xeon-CPUs mit 56 Kernen

Während AMD seine Epyc-Chips mit 64 Cores erst im Sommer 2019 veröffentlichen wird, legt Intel mit den Cascade Lake mit 56 Kernen vor: Die haben mehr Bandbreite, neue Instruktionen für doppelt so schnelle KI-Berechnungen und können persistenten Speicher ansprechen.
Von Marc Sauter

  1. Cascade Lake Intel legt Taktraten der Xeon SP v2 offen
  2. Optane DC Persistent Memory So funktioniert Intels nicht-flüchtiger Speicher
  3. Cascade Lake AP Intel zeigt 48-Kern-CPU für Server

Audiogesteuerte Aktuatoren: Razers Vibrationen kommen aus Berlin
Audiogesteuerte Aktuatoren
Razers Vibrationen kommen aus Berlin

Hinter Razers vibrierenden Kopfhörern, Mäusen und Stühlen steckt eine Firma aus Berlin: Lofelt produziert die Aktuatoren, die durch Audiosignale zur Vibration gebracht werden. Die Technik dahinter lässt sich auch auf andere Bereiche anwenden, wie wir uns anschauen konnten.
Von Tobias Költzsch

  1. Onlineshop Razer schließt belohnungsbasierten Game Store
  2. Raptor 27 Razer stellt seinen ersten Gaming-Monitor vor
  3. Turret Razer stellt offizielle Tastatur und Maus für Xbox One vor

    •  /