ARM-CPU-Alternative: Sifive zeigt Hochleistungs-Octacore mit RISC-V

Die 7er-Serie der RISC-V-Designs von Sifive verspricht eine besonders hohe Leistung und bis zu acht Kerne. Dazu gehören mit dem E7 und dem S7 Kerne für den Embedded-Markt sowie mit dem U7 ein 64-Bit-Kern, auf dem Linux laufen soll. Der U7 soll gegen ARMs Cortex-A55 bestehen.

Artikel veröffentlicht am 2. November 2018, 10:35 Uhr, Sebastian Grüner

Sifive bietet mit dem Hifive Unleashed auch schon ein Board an - noch unterstützt das aber nicht die neuen CPUs. (Bild: Sifive)

Vor rund einem Jahr hat der auf den freien CPU-Befehlssatz RISC-V spezialisierte Hersteller Sifive einen Quadcore-SoC für den Linux-Markt angekündigt - und zuvor einige spezialisierte Embedded-Chips für Mikrocontroller. Nun folgt die 7er-Serie von Sifive-CPUs, die in ihren jeweiligen Einsatzbereichen eine besonders hohe Leistung liefern sollen und aus Clustern bis zu acht Kernen bestehen können. Die im Sifive-Portfolio stärkste CPU ist damit künftig der U74-Octacore mit 64-Bit-Kernen, der gegen ARMs Cortex-A55 positioniert wird und auf den U54-Quadcore folgt, der ARMs Cortex-A53 entgegengestellt wurde.

Der U74 nutzt je 32 KByte L1-Daten- sowie 32 KByte L1-Instruktionen-Cache pro Kern, eine SV39 MMU zum Adressieren von 38 physischen Bits und eine Einheit zum Speicherschutz (Physical Memory Protection, PMP). Hinzu kommen 128 KByte L2-Cache für die einzelnen Kerne. Eine Variante des Chips steht als U74-MC Core-Complex als Quadcore bereit, der kohärenten 2 MByte L2-Cache nutzen kann, und zusätzlich über einen abgespeckten S7-Kern als Überwachungseinheit (Monitor Core, MC) verfügt.

Dieser Quadcore soll Echtzeitfähigkeiten ermöglichen, indem L1-Instruktionen-Cache und L2-Cache als deterministischer SRAM konfiguriert werden können. Standardmäßig integriert sind außerdem Core Local Interrupt Controller (CLIC) und Platform-Level Interrupt Controller (PLIC), die bei den Designs von ARM zusätzlich lizenziert werden müssen. Der Quadcore mit Monitoreinheit kann um vier weitere Kerne zu einem Cluster aus dann 8+1 Kernen erweitert werden. Gedacht ist der U74 als Einheit für eine 5G-Basisstation, Edge-Computing und -Analytis, Switches oder Router, autonome Maschinen, smarte Netzwerkkarten oder Enterprise-Storage.

Kleine Embedded-Chips vorgestellt

Die S7-Serie mit S76 und S76-MC positioniert Sifive gegen ARMs M7, R7 und R8. Dem S76-MC fehlt im Gegensatz zum U74 die MMU und der PLIC. Zusätzlich zu dem zweimal 32 KByte L1-Cache gibt es 32 KByte Instruction Tightly Integrated Memory (ITIM) und 32 KByte FIO RAM. Der Quadcore S76-MC verfügt über 256 KByte L2-Cache, die nur in diesem Core-Complex mit Monitoreinheit bereitstehen, die einzelnen S76-Kerne verfügen nicht über L2-Cache. Genutzt werden soll der S76-MC für kleinere Storage-Systeme, zur Netzwerkpaketanalyse oder auch als Mobilfunk-CPU etwa in einem 5G-Modem.

Der E76-MC ist eine abgespeckte 32-Bit-Variante des S76-MC, dessen Befehlssatz die Fähigkeit Gleitkommazahlberechnung mit doppelter Genauigkeit fehlt. Gedacht ist die E7-Serie für Sensoren, IoT-Geräte oder auch industrielle Automatisierungsaufgaben. Die S7 und vor allem E7 sollen nicht zwingend mit Linux laufen, sondern eher mit einem kleineren RTOS.