FPGAs: Xilinx liefert erste Versal-ACAPs aus

Zwei Serien von programmierbaren Schaltungen: Xilinx hat begonnen, die Versal-Chips an Partner zu verteilen. Die ACAP-FPGAs werden im 7-nm-EUV-Verfahren bei TSMC produziert und sind früher als erwartet fertig. Sie eignen sich für künstliche Intelligenz und für Cloud-Anwendungen.

Artikel veröffentlicht am 18. Juni 2019, 16:39 Uhr, Marc Sauter

Die Versal-ACAPs werden ausgeliefert. (Bild: Xilinx)

Der FPGA-Entwickler Xilinx hat bekanntgegeben, dass die ersten Versal-Chips an enge Partner verteilt wurden. Die programmierbaren Schaltungen, die der Hersteller als Adaptive Compute Acceleration Platform (ACAP) bezeichnet, werden vorerst in zwei Varianten zur Verfügung gestellt, weitere Modelle sollen später im Jahr folgen. Die Versal AI Core sind für künstliche Intelligenz gedacht, die Versal Prime für ein breiteres Anwendungsfeld wie 5G-Mobilkommunikation, Netzwerk- oder Storage-Applikationen.

Beide Versal-Serien entstehen bei TSMC im N7+ genannten Fertigungsverfahren, also 7 nm FinFet mit extrem ultravioletter Belichtung (EUV). Laut Xilinx habe TSMC schneller liefern können, als es der Zeitplan eigentlich vorgesehen habe, weshalb einige Unternehmenspartner bereits mit ACAPs bemustert werden konnten.

Egal ob Versal AI Core oder Versal Prime, beide Serien integrieren ARM-Kerne wie die Cortex-A72 als Application- und die Cortex-R5F als Realtime-Cores. Hinzu kommen ein (LP)DDR4-Interface mit ECC-Speicherkorrektur mit bis zu 256 Bit und die eigentlichen Logikelemente. Für die Versal AI Core nennt Xilinx eine Inferencing-Leistung von bis zu 133 Teraops bei INT8-Genauigkeit, um bereits trainierte Netze anzuwenden, die Versal Prime sollen bis zu 5 Teraflops bei FP32-Berechnungen und 50 Prozent mehr Bandbreite schaffen.

In den nächsten Monaten will Xilinx vier weitere Versal-Serien veröffentlichen: die AI Edge, die AI RF, die Premium und die HBM. Letztere haben ergo ein Interface für High Bandwidth Memory, womit die 1.600 GByte/s an Bandbreite (384 Bit mit LPDRR4-4266) leicht übertroffen werden sollen. Mit vier HBM2e-Stacks wie den Samsung Flashbolt wären bis zu 1,64 TByte/s bei 64 GByte Kapazität möglich.