3D V-NAND: Samsung stellt Flash-Chips mit 1 Terabit in Aussicht
Fast zeitgleich mit dem RRAM von Crossbar hat auch Flash-Marktführer Samsung einen Durchbruch bei der Herstellung von nicht flüchtigen Halbleiterspeichern angekündigt. Das Unternehmen setzt für die weitere Steigerung der Kapazität auf dreidimensionale Strukturen, die aber anders als die Trigates von Intel ausgeführt sind.
Das von Samsung "3D Vertical NAND" oder V-NAND genannte Verfahren basiert auf neuen Ätzverfahren, durch die Speicherbausteine mit herkömmlichem NAND-Flash mit bis zu 24 Lagen konstruiert werden können. Dabei soll eine proprietäre Zellenstruktur eingesetzt werden, die Samsung nicht näher beschreibt.
Dass die Zellen aber anders als bei den meisten Flash-Speichern beschrieben werden, hat Samsung schon verraten. Das Unternehmen verwendet das Verfahren " Charge Trap Flash(öffnet im neuen Fenster) " , das seit 2002 schon in manchen anderen Bausteinen zum Einsatz kommt. Dabei wird die Zelle nicht direkt mit einer Ladung gefüllt, worauf der Controller warten müsste, sondern die Information wird vorher in einer Ladungsfalle zwischengespeichert. Samsung verspricht sich davon die doppelte Schreibgeschwindigkeit gegenüber NAND-Flash, das mit den weiter verbreiteten Floating Gates(öffnet im neuen Fenster) arbeitet.
Der Hauptfaktor für die Steigerung der Speicherdichte ist aber die Fertigung von mehreren Lagen. Bisher skalierten Flash-Speicher auf der Ebene der Dies vor allem durch Verkleinerungen der Strukturbreite. Mehrere Layer ergaben vor allem Probleme mit dem Übersprechen der Leitungen zur Ansteuerung; diese will Samsung nun gelöst haben.
Aus wie vielen Lagen der erste in Serie gefertigte Chip mit V-NAND besteht, gibt Samsung bisher nicht an - und auch nicht, wann er verfügbar ist. Laut dem Unternehmen wird er aber bereits in großen Stückzahlen mit 20-Nanometer-Technik hergestellt, sollte also noch 2013 verfügbar sein. Samsung will den 128 Gigabit großen Baustein, was 16 GByte entspricht, in allen üblichen Einsatzbereichen von schnellem Flash verwenden, darunter auch bei SSDs. In zukünftigen Versionen sollen sich damit bis zu 1 Terabit auf einem Chip unterbringen lassen, was 128 GByte entspricht - so groß ist bisher kein Flash-Baustein.