Zum Hauptinhalt Zur Navigation

12-High Stacks ab 2027: Chinesischer Speicherhersteller CXMT steigt auf HBM3 um

Mehr gestapelte DRAM-Dies, höhere Bandbreite: CXMT will bei HBM schnell zur Konkurrenz aufholen. Ein großer Teil der Produktion soll zu HBM werden.
/ Johannes Hiltscher
Kommentare News folgen (öffnet im neuen Fenster)
HBM2-Stapel auf einer Nvidia Tesla P100 (Bild: Fritzchens Fritz, Flickr)
HBM2-Stapel auf einer Nvidia Tesla P100 Bild: Fritzchens Fritz, Flickr / CC0 1.0

Für ihre heimischen KI-Beschleuniger ist die Volksrepublik China auf High Bandwidth Memory (HBM) aus heimischer Produktion angewiesen. Den fertigt CXMT, der größte Hersteller von dynamischem RAM (DRAM) der Volksrepublik, bereits seit 2024 . Aktuell ist CXMT auf dem Stand von HBM2e, noch im ersten Halbjahr 2026 soll aber die Serienfertigung von leistungsfähigeren HBM3-Modulen starten, wie das südkoreanische Magazin ET News berichtet(öffnet im neuen Fenster) .

Die Entwicklung der HBM3-Fertigung, bei der erstmals acht Speicher-Dies (8-High) gestapelt werden sollen, habe bereits 2025 begonnen. HBM2e stellt CXMT dem Bericht zufolge wohl weiter mit nur vier gestapelten DRAM-Dies her. Zeitnah will CXMT aber zur Konkurrenz aufschließen, die aktuell zwölf Dies stapelt. Die Entwicklung soll 2026 beginnen, die Serienfertigung 2027. Sollte dies gelingen, hätte CXMT in nur drei Jahren einen beachtlichen technologischen Sprung geschafft.

Die höheren Stapel ermöglichen nicht nur eine höhere Kapazität, sondern zumindest theoretisch auch eine höhere Bandbreite. Die 12-High-Module könnten daher EL News zufolge auch als HBM3e angeboten werden. Das würde zum Zeitplan von Huawei passen, dessen KI-Beschleuniger Ascend 960 (g+) Ende 2027 auf den Markt kommen soll. Die angegebene Speicherkapazität und -bandbreite lassen die Verwendung von HBM3e erwarten.

Ein Fünftel der Produktion für HBM

Laut dem Bericht soll CXMT 2026 20 Prozent seiner Produktionskapazität für die Fertigung von HBM vorsehen – monatlich etwa 60.000 Wafer. Die Zahlen könnten noch steigen, da CXMT seine Fertigungskapazität aktuell stark ausbaut .

Gleichzeitig soll aber die Ausbeute deutlich schlechter sein als bei Micron, Samsung und SK Hynix. Die Kontaktierung der einzelnen, gestapelten Speicher-Dies ist wesentlich komplexer und damit fehleranfälliger beim klassischen Packaging für verlötbare Chips. Zudem müssen die Wafer abgeschliffen werden, um ihre Dicke zu reduzieren, was die Dies empfindlicher macht. CXMTs Fokus liege aber, so der Bericht, auf einer Steigerung der Fertigungskapazität, eine Verbesserung der Ausbeute sei nicht das vorrangige Ziel.


Relevante Themen