DRAM-Entwicklung: Businvertierung und 1,2 Volt für DDR4 geplant
Bereits seit dem Jahr 2007 arbeitet das Normierungsgremium Jedec am Nachfolger für DDR3-Speicher, eine erste Version des Standards ist jedoch noch immer nicht verabschiedet. Mitte 2012, erklärte die Jedec jetzt(öffnet im neuen Fenster) , soll es so weit sein. Da es auch bereits erste Prototypen von DDR4-Modulen wie etwa von Samsung gibt, hat das Gremium nun einige Details zum kommenden Speicherstandard bekanntgegeben.
Das schon vor vier Jahren formulierte Ziel, die Spannung auf 1,2 Volt zu senken, scheint nun auch als Standard erreichbar. Bisher arbeiten bei DDR3L die sparsamsten Speichermodule für PCs mit 1,35 Volt. Für DDR4 sind Strukturgrößen um 30 Nanometer vorgesehen, ab denen sich auch bei hohen Kapazitäten die geringe Spannung verwenden lässt.
Die Taktfrequenzen von DDR4 sollen sich in den ersten Spezifikationen gegenüber DDR3 nicht erhöhen. Die Jedec nennt bisher ausdrücklich nur DDR4-1600 mit 800 MHz realer Taktfrequenz. Bei DDR3 gibt es längst Module mit über 2.000 MHz, die dafür aber meist hohe Spannungen benötigen. Wie schon bei DDR3 ist aber zu erwarten, dass das Gremium nach und nach auch höhere Takte freigibt. Dabei geht es immer um einheitliche Standards, die in jeder Hardwareumgebung vom Server bis zum Netbook laufen müssen, nicht um Taktfrequenzrekorde bei einer einzelnen Konfiguration.
Gekippte Bits – mit Absicht
Eine Funktion, die sowohl die Leistungsaufnahme senken als auch das Tempo erhöhen soll, ist "dynamic bus inversion" (DBI). Wenn die Controller in den Speichermodulen oder im Speichercontroller des Rechners die Übertragung ungünstiger Bitmuster erkennen, können sie dieses Muster invertieren.
DDR4 mit CRC und achtfachem Prefetching
Auf den Bussen erzeugen bestimmte Bitmuster wie beispielsweise 11001100 Rauschen und Übersprechen, was oft nur durch Verzögerungen oder Spannungsanpassungen korrigiert werden kann. Je nach Führung der Leiterbahnen und anderer Parameter kann im Beispiel 00110011 günstiger sein. Mit DBI arbeiteten bereits die Frontside-Busse früherer Intel-Prozessoren, aber seit GDDR4 – ebenfalls ein Jedec-Standard – auch Grafikspeicher. Für DDR4 sieht das Konsortium nun auch DBI als Standardfunktion vor.
Um bei zunächst gleichbleibenden Frequenzen den Datendurchsatz zu steigern, ist für DDR4 achtfaches Prefetching vorgesehen. Dieser parallele Zugriff auf mehrere Speicherbänke ist eine der Grundfunktionen aller DDR-Speicher, bisher war er bei DDR3 für maximal acht Bänke möglich. Das bleibt auch bei DDR4 so, zusätzlich sollen aber zwei oder vier sogenannte "Bank Groups" gleichzeitig angesprochen werden können. Ob das in der Organisation der Speicherbausteine selbst größere Änderungen benötigt, hat die Jedec noch nicht öffentlich erklärt.
Wohl insbesondere für Server, bei denen sich nach einigen Speziallösungen wie FB-DIMMs inzwischen auch DDR-DRAMs durchgesetzt haben, sind einige neue Sicherheitsfunktionen von DDR4 vorgesehen. Der Bus selbst arbeitet mit Fehlerkorrektur nach CRC, auch wenn die Speicher selbst keine der bisher üblichen Korrekturen mittels ECC beherrschen.
Um den für Mitte 2012 vorgesehenen Termin für die Veröffentlichung des ersten DDR4-Standards will die Jedec(öffnet im neuen Fenster) auch einen technischen Workshop für die Speicherindustrie veranstalten. Dabei sollen auch weitere Eigenschaften der neuen DRAMs bekanntgegeben werden. Nach jahrelangem Stillstand scheint nun also etwas Schwung in die DRAM-Entwicklung zu kommen.
- Anzeige Hier geht es zum Samsung Galaxy S25 bei Amazon Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.