DRAM-Entwicklung

Businvertierung und 1,2 Volt für DDR4 geplant

Das Normierungsgremium Jedec hat einige technische Details bekanntgegeben, die für DDR4-Speicher geplant sind. Dazu gehören zahlreiche Funktionen für sparsameres und schnelleres DRAM.

Artikel veröffentlicht am 24. August 2011, 12:07 Uhr, Nico Ernst

DDR4-Prototyp von Samsung (Bild: Samsung)

Bereits seit dem Jahr 2007 arbeitet das Normierungsgremium Jedec am Nachfolger für DDR3-Speicher, eine erste Version des Standards ist jedoch noch immer nicht verabschiedet. Mitte 2012, erklärte die Jedec jetzt, soll es so weit sein. Da es auch bereits erste Prototypen von DDR4-Modulen wie etwa von Samsung gibt, hat das Gremium nun einige Details zum kommenden Speicherstandard bekanntgegeben.

Das schon vor vier Jahren formulierte Ziel, die Spannung auf 1,2 Volt zu senken, scheint nun auch als Standard erreichbar. Bisher arbeiten bei DDR3L die sparsamsten Speichermodule für PCs mit 1,35 Volt. Für DDR4 sind Strukturgrößen um 30 Nanometer vorgesehen, ab denen sich auch bei hohen Kapazitäten die geringe Spannung verwenden lässt.

Die Taktfrequenzen von DDR4 sollen sich in den ersten Spezifikationen gegenüber DDR3 nicht erhöhen. Die Jedec nennt bisher ausdrücklich nur DDR4-1600 mit 800 MHz realer Taktfrequenz. Bei DDR3 gibt es längst Module mit über 2.000 MHz, die dafür aber meist hohe Spannungen benötigen. Wie schon bei DDR3 ist aber zu erwarten, dass das Gremium nach und nach auch höhere Takte freigibt. Dabei geht es immer um einheitliche Standards, die in jeder Hardwareumgebung vom Server bis zum Netbook laufen müssen, nicht um Taktfrequenzrekorde bei einer einzelnen Konfiguration.

Gekippte Bits - mit Absicht

Eine Funktion, die sowohl die Leistungsaufnahme senken als auch das Tempo erhöhen soll, ist "dynamic bus inversion" (DBI). Wenn die Controller in den Speichermodulen oder im Speichercontroller des Rechners die Übertragung ungünstiger Bitmuster erkennen, können sie dieses Muster invertieren.