ISSCC: AMDs Bulldozer mit Chip-Multi-Threading
Das "Shared Frontend", das AMD bereits im August auf der Konferenz Hotchips vorgestellt hat, vereint beim für Mitte 2011 erwarteten Design Bulldozer mehr Einheiten, als bisher bekannt war. AMD hat dazu zwei Folien der von den Veranstaltern streng gehüteten ISSCC-Präsentationen veröffentlicht(öffnet im neuen Fenster) .
Daraus geht hervor, dass nicht nur wie bisher bekannt war, Verzweigungsvorhersage, Fetch und die Decodierung den Ausführungseinheiten vorgelagert sind. Diese Funktionseinheiten versorgen jeweils zwei Integerkerne. Es gibt auch je Kern einen Scheduler, der 40 Out-of-Order-Befehle umsortieren kann. Er ist auf bisher nicht genau beschriebene Weise in die Integereinheiten integriert.
Diese wiederum besitzen nicht wie üblich eine, sondern vier Pipelines unbekannter Länge. All das deutet darauf hin, dass AMD einen Weg gefunden hat, die Parallelität in jedem Kern deutlich zu erhöhen. Die Chipentwickler bezeichnen das nun auch erstmals als "Chip-Multi-Threading" . Dieser Begriff bezeichnet eine Umsetzung des gebräuchlichen Prinzips des "Simultaneous Multi Threading" , also der gleichzeitigen Ausführung mehrerer Threads.
Intel verbaut dafür möglichst viele Kerne, was AMD als "Chip-Multi-Processing" bezeichnet. Diese können sich zwar per Hyperthreading wie doppelt so viele Cores verhalten, AMD sieht dahinter aber "vorgegebene Beschränkungen und Flaschenhälse bei der Performance" . Gravierend zutage trat das bisher bei Desktopanwendungen nicht, allerdings hatten Intel und Microsoft für Windows 7 auch das " SMT Parking " erfunden, weil sich die vielen virtuellen Kerne gegenseitig ausbremsen können .
Mehr Parallelität je Kern
AMD verfolgt also den Ansatz von mehr Ausführungseinheiten in jedem Core, statt die Zahl der Kerne wesentlich zu erhöhen. Der erste auf Bulldozer basierende Desktopprozessor mit dem Codenamen "Zambezi" soll nach den bisherigen Roadmaps Mitte 2011 vier bis acht Kerne mitbringen, aktuell bieten aber die Opterons mit K10-Architektur bis zu zwölf Kerne.
Das wird vorerst nur moderat gesteigert: Die Bulldozer-Opterons mit Codenamen "Interlagos" für Mehrsockelsysteme werden aus acht, zwölf oder 16 Kernen bestehen. 2012 sind dann mit "Terramar" bis zu 20 Bulldozer-Kerne geplant.
Vage bleiben AMDs Aussagen zur Rechenleistung von Bulldozer. Bereits auf der Hotchips hatte das Unternehmen angegeben, ein Bulldozer-Kern solle 80 Prozent der Rechenleistung von vorherigen Designs – also K10 – erreichen. EEtimes sagte(öffnet im neuen Fenster) das Unternehmen nun, es seien 90 Prozent, wobei jedoch weit weniger Leistung(öffnet im neuen Fenster) aufgenommen und eine geringere Diefläche benötigt werde.
Damit dürfte ein Mehr an Rechenleistung unterm Strich doch wieder durch mehr Kerne realisiert werden – und durch Software, die diese auch nutzen kann. Nicht umsonst führt AMD Bulldozer für das Jahr 2011 in seinen Roadmaps nur für High-End-Desktops und Server.