XMT-Hardware mit breitem Speicherbus

Vishkin schlägt stattdessen einen sehr breiten und voll parallel nutzbaren Bus vor, auf den alle Kerne des Prozessors gleichzeitig Zugriff haben sollen. Dadurch sollen sich auch die bei DRAM unvermeidlichen Latenzen genauer vorhersagen lassen, die Software muss auch darauf keine Rücksicht mehr nehmen. Das Hardwarekonzept nennt der Forscher "Explicit Multi-Threading" (XMT).

Dafür hat seine Forschungsgruppe in Maryland auch schon Prototypenhardware gebaut, die derzeit auf einer PCI-Steckkarte mit drei FPGAs von Xilinx basiert. Einer der Prozessoren steuert die beiden anderen, und alle haben Zugriff auf den direkt auf der Karte montierten Hauptspeicher - das Layout erinnert sehr an eine Grafikkarte. Diese Beschleuniger kommen gegenüber CPUs schon lange auf viel höhere Speicherbandbreiten.

Auf GPU-orientierte Architekturen geht Vishkin in seinem Artikel ebenfalls ein. CUDA oder OpenMP unterscheiden sich seiner Meinung nach noch weiter von herkömmlichen Programmiermodellen, so dass die Einarbeitung noch schwieriger als bisher ist. Überhaupt geht es dem Wissenschaftler darum, die Umsetzung von Algorithmen in Code für die Programmierer einfacher zu machen.

Obwohl für ICE und XMT neue Hard- und Software nötig ist, lässt sich schon jetzt für jeden mit den Konzepten experimentieren. Vishkin hat dafür ein Linux-Paket zum freien Download zur Verfügung gestellt, das unter anderem einen Compiler und einen Simulator für eine XMT-Maschine enthält. Damit lässt sich ein XMT-Computer mit 1.024 Kernen taktgenau simulieren. So werden auch kommerzielle Prozessoren entwickelt: Sie entstehen in der Regel als Softwaremodell, das sie auf bereits existierenden Supercomputern mit geringen Taktraten simuliert.

Laut einem Bericht von IDGNews hält Vishkin bereits sechs Patente für seine Erfindungen. Eigenen Angaben zufolge unterrichtet Vishkin seit 2007 XMT- und ICE-Programmierung und stößt damit bei den Studenten auf reges Interesse.