TLC-NAND

Intel und Micron wollen Flash-Speicher günstiger machen

Intel und Micron haben zusammen erste NAND-Flash-Chips in 25-Nanometer-Technik ausgeliefert, die 3 Bit pro Zelle unterbringen (Triple-Level-Cell, TLC). Das soll die Herstellungskosten von Flash-Speicher deutlich senken.

Artikel veröffentlicht am 18. August 2010, 9:13 Uhr, Jens Ihlenfeld

Die von IM Flash Technologies (IMFT), einem Joint Venture von Intel und Micron, entwickelten Chips speichern 3 Bit in einer Zelle. Zum Vergleich: Bei SLC-Chips (Single-Level-Cell) wird nur 1 Bit pro Zelle untergebracht, bei MLC-Chips (Multi-Level-Cell) sind es 2 Bit. So sprechen Intel und Micron bei den neuen Chips von 3-bit-per-cell, kurz 3bpc oder Triple-Level-Cell (TLC).

In Kombination mit der Strukturgröße von 25 Nanomentern entstehen so deutlich kleinere Chips beziehungsweise lässt sich auf kleinerer Fläche mehr Speicher unterbringen. Nach Angaben von Intel und Micron liefern sie mit den neuen NAND-Bausteinen die bislang kleinsten 64-Gigabit-Chips.

Die neuen Chips seien 20 Prozent kleiner als die bislang kleinsten 64-Gigabit-Chips (8 GByte) aus dem eigenen Haus, die in MLC-Bauweise ebenfalls in 25-Nanometer-Technik gefertigt werden. Sie messen gerade einmal 131 Quadratmillimeter in der Fläche.

Das eröffnet vor allem Raum für Preissenkungen, bringen Intel und Micron auf einem 300-mm-Wafer mit der neuen Technik doch rund 4 TByte Speicher unter.

Allerdings hat der TLC-Speicher auch seine Nachteile. Während SLC robuster und schneller ist als MLC-Speicher, sind die TLC-Chips noch unterhalb von MLC anzusiedeln. Die Chips sind also vor allem für Geräte gedacht, bei denen es nicht auf hohe Leistung oder besondere Zuverlässigkeit ankommt beziehungsweise der Preisdruck sehr hoch ist.

Erste Muster der neuen Speicherchips haben Intel und Micron bereits an Kunden ausgeliefert. Bis Ende 2010 soll die Produktion in vollem Umfang laufen. Erste Produkte für Endkunden auf Basis der Chips sind von Lexar und Micron zu erwarten.