Intel zeigt x86-Prozessor mit 48 Kernen unter Linux

Forschungschip benötigt zwischen 25 und 125 Watt

Singlechip Cloud Computer (SCC) nennt Intel seinen neuen Prozessor, der über 48 Kerne verfügt und den Weg hin zu Many-Core-Prozessoren ebnen soll. Dank feiner Stromsparfunktionen liegt die Leistungsaufnahme des Chips zwischen 25 und 125 Watt.

Artikel veröffentlicht am 2. Dezember 2009, 19:00 Uhr, Jens Ihlenfeld

Intels SCC ist in erster Linie zu Forschungszwecken gedacht und soll Wissenschaftlern und Partnern von Intel zur Verfügung gestellt werden, damit diese erforschen können, wie sich Prozessoren mit einer großen Zahl von Kernen sinnvoll und effizient nutzen lassen. Intel präsentierte den Chip vorab einigen Journalisten in seinem Forschungslabor in Braunschweig, das an der Entwicklung des Chips maßgeblich beteiligt war und in dem er erstmals bootete.

Video: Intel Singlechip Cloud Computer (SCC) - Eindrücke (2:08) Alle Videos auf Golem.de

Der SCC ist im Wesentlichen der Nachfolger von Intels Forschungschip Polaris, mit einem entscheidenden Unterschied: Der SCC basiert auf der x86-Architektur, die einzelnen Kerne entsprechen in etwa einem Pentium-Prozessor, was wiederum an Intels kommenden Grafikchip Larrabee erinnert. Da der Prozessor also mit bestehender Software funktioniert, konnte Intel den Chip schon jetzt unter Linux zeigen.

48 Kerne, 24 Router, 4 Speichercontroller und ein Mesh-Netzwerk

Die 48 Kerne des in 45-Nanometer-Technik gefertigten Chips verteilen sich auf 24 sogenannte Dual-Core-Tiles, die jeweils über einen Router verfügen, denn die einzelnen Kerne sind über ein 2D-Mesh-Netzwerk mit einer Bandbreite von 256 GByte/s miteinander verbunden. Die Anbindung an den Hauptspeicher erfolgt über vier integrierte Speichercontroller, die DDR3-Speicher ansprechen. Auf jedem der Kerne kann ein eigenes Betriebssystem mit eigenem Softwarestack laufen.

• 

Intels Singlechip-Cloud-Computer - 48 x86-Kerne auf einem Chip

Auf einen kohärenten Cache wird verzichtet, denn mit steigernder Zahl von Kernen in einem Chip wächst der Aufwand, die Caches der Kerne kohärent zu halten, enorm. Wenn sich die Daten im Cache eines Kerns ändern, müssten diese Inhalte in den Caches aller anderen Kerne als ungültig markiert werden. Das ist bei wenigen Kernen zwar der Leistung zuträglich, bei sehr vielen Kernen hingegen sinkt die Leistung des Gesamtsystem eher.

Stattdessen setzt der SCC auf ein Message-Passing-Modell, wie es im High-Performance-Computing verwendet wird. Alternativ kann die Cache-Kohärenz in Software realisiert werden.