IDF: 8-Core-Xeon, 32-nm-Xeon und Larrabee mit 64 Kernen

Immer mehr Parallelität, auch durch Intel-Software. Auf dem Intel Developer Forum (IDF) in Peking hat Intel-Vize Pat Gelsinger erstmals den sechskernigen Xeon-Prozessor "Westmere-EP" in Betrieb gezeigt. Er soll schon 2010 dem Xeon 5500 mit Nehalem-Architektur folgen. Außerdem verriet Gelsinger indirekt einige Details zum Grafikprozessor Larrabee.

8. April 2009 um 20:34 Uhr / Nico Ernst

Viel Zeit nahm sich Pat Gelsinger, Leiter der Abteilung "Digital Enterprise" bei Intel, für Erfolgsmeldungen zum Xeon 5500 . Diese neue Serie mit Nehalem-Architektur und derzeit vier Kernen liefert Intel Gelsinger zufolge nicht erst seit der offiziellen Ankündigung am 30. März 2009 aus. Bereits seit Dezember 2008 hat Intel laut Gelsinger "hunderttausende von Prozessoren" der neuen Linie an die Serverhersteller geschickt.

Affiliate-Hinweis

Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.

Die bedankten sich mit Benchmarkrekorden. Von SPECjbb über TPC-C, SAP-SD bis zu Fluent hat der Xeon 5500 neue Bestmarken für Server mit zwei CPU-Sockeln gesetzt. Insgesamt kann Intel nun 30 dieser Rekorde für sich verbuchen, freilich nicht immer mit praxisnaher Hardwareausstattung.

Affiliate-Hinweis

Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.

Diesen Vorsprung will sich der Chiphersteller auch 2010 nicht nehmen lassen. Die 32-Nanometer-Version des Xeon 5500, bisher nur unter dem Codenamen "Westmere-EP" bekannt, soll bereits in der zweiten Hälfte des nächsten Jahres auf den Markt kommen. Sie bringt dann, zunächst mit sechs Kernen auf einem Die, das Upgrade für den Xeon 5500. Dafür ist Westmere-EP sockelkompatibel, die CPU läuft mit demselben Chipsatz 5520 wie der Xeon 5500. Nebulös sprach Gelsinger von "Verbesserungen beim Cache" , Intel-like dürfte das wie bei vielen Xeons vor allem größere Zwischenspeicher bedeuten.

Affiliate-Hinweis

Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.

Ebenfalls in der zweiten Hälfte des Jahres 2010 soll dann mit "Nehalem-EX" auch Intels erster Prozessor mit acht Kernen auf einem Die erscheinen. Er ist für Rechner mit vier oder acht Sockeln gedacht, was dann dank HyperThreading die Ausführung von 128 Threads in einem Rackeinschub bedeutet. Pat Gelsinger zeigte sowohl ein Die-Foto der CPU als auch einen Rechner mit vier der Prozessoren.

Affiliate-Hinweis

Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.

Sie bieten anders als die drei Verbindungen des Xeon 5500 oder Westmere-EP vier QPI-Verbindungen je Prozessor, so dass sich vier Sockel direkt verknüpfen lassen. Das entspricht im Konzept den HyperTransport-Verbindungen von AMDs Opterons, die bisher bei vier und acht Sockeln stets eine gute Figur machten. Die Vier-Sockel-Maschine mit ihren 64 Threads konnte Gelsinger in einem kurzen Demo voll auslasten – mit welcher Anwendung, ist aber nicht bekannt.

Affiliate-Hinweis

Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.

Ebenso noch etwas rätselhaft ist, wie die Verbindung von acht Nehalem-EX "glueless" funktionieren soll. Eventuell lassen sich die QPI-Links, die mit PCI-Express verwendet werden, wie PCIe-Verbindungen aufspalten, um mehr Punkt-zu-Punkt-Verbindungen herzustellen. Auf ähnliche Weise dürfte Intel auch die acht Sockel des nächsten Itanium " Tukwila " verbinden, die Gelsinger kurz erwähnte. Immerhin kam Intels Sorgenkind bei diesem IDF mit mehr als einer Folie vor, das war auch schon einmal anders . Einen neuen Termin für Tukwila gab es nicht, Intel hatte die CPU erst im Februar 2009 zum wiederholten Male verschoben , diesmal auf Mitte 2009.

Deutlich kleiner als die "Big Irons" der Itanium-Server geht es, dank Nehalem-Architektur, demnächst mit der Plattform "Jasper Forest". Sie ist für Storage-Anwendungen und Kommunikationsunternehmen gedacht, also den Embedded-Markt. Zwei Nehalem-CPUs, ebenfalls mit Codenamen "Jasper Forest", sind dabei per QPI zusammengeschaltet. Jede verfügt über einen eigenen PCI-Express-Bus, was für den bei solchen Anwendungen nötigen hohen Durchsatz sorgen soll. Die Plattform soll mit einem bis vier Kernen erscheinen und dabei nur 23 bis 85 Watt Leistung aufnehmen.

Affiliate-Hinweis

Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.

Wie sich die in allen Rechnerklassen, vor allem aber bei den Servern, ständig wachsende Kernzahl programmieren lassen soll, stellte Intel auch vor. Die bereits bekannte Bibliothek für C++ namens "Ct" soll noch 2009 in "neuen Intel-Produkten" erscheinen, sagte Gelsinger – also wohl in den Compilern, die der Chiphersteller ebenfalls entwickelt. Ct soll sich aber auch als Library in andere Entwicklungsumgebungen einklinken lassen.

Affiliate-Hinweis

Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.

Während man dabei in C++ programmiert, kann man mit Aufrufen der Bibliothek Aufgaben starten, die diese dann weitgehend selbstständig parallelisiert. Das früher von Intel je nach Architektur empfohlene Verfahren von "Helper-Threads", die beispielsweise die Pipeline der CPU in Ordnung halten, hat damit ausgedient. Ct-Anwendungen sollen auf einer der Anwendung vorher nicht bekannten Anzahl von Kernen selbstständig skalieren.

Das führte Pat Gelsinger mit abstrakten Benchmarks von synthetischen Anwendungen vor. Dieselbe ausführbare Datei skalierte dabei fast linear von vier bis 64 Kernen. Als Serverprozessoren kamen dabei ein Xeon 5450, der neue 5570, ein Nehalem-EX mit acht Kernen und eine "zukünftige CPU" zum Einsatz. Dabei handelte es sich vermutlich um die Nehalem nachfolgende neue Architektur " Sandy Bridge ".

Im gleichen Diagramm stellte der Intel-Vize auch Werte für den Grafikprozessor Larrabee dar, der sich dank seiner vielen x86-Einheiten samt Vektorfunktionsblöcken ebenfalls für Parallelprogrammierung von Anwendungen eignet. Wenn man so will, sind das die ersten Benchmarks von Intels Geheimprojekt , erwartungsgemäß skalierte es von einem bis 64 Kernen gleichförmig.

Eine Verdopplung der Rechenleistung bei verdoppelter Anzahl der Kerne stellt Intels Grafik aber noch nicht dar. Mit wie vielen Kernen Larrabee dann wirklich erscheinen soll, verriet Gelsinger auch diesmal nicht. In vor einem Jahr schon bekanntgewordenen Entwicklungsunterlagen war für die erste Generation die Rede von acht, 16 und 32 Cores.

Immerhin zeigte Pat Gelsinger aber erstmals einen Wafer mit Larrabee-Chips, hielt diesen aber nicht in die Kamera. Zumindest das "first silicon" von Intels erstem Many-Core-Chip dürfte also existieren, Gelsinger sagte dazu: "Die Chips kommen gerade aus der Fertigung und machen sich sehr gut" . Zu öffentlichen Vorführungen oder einem Termin für den Marktstart sagte der Intel-Vize nur, was er bereits mehrfach äußerte: Ende 2009 oder Anfang 2010 soll es so weit sein.