ISSCC: Intel mit Handheld-Grafikchip - und Larrabee?
Zeitalter der SoCs ausgerufen. Insgesamt 15 wissenschaftliche Veröffentlichungen will Intel auf der "International Solid State Circuits Conference" (ISSCC) vorlegen. Einen recht kleinen Vorgeschmack gab es für Journalisten schon, am auffälligsten war dabei ein kleiner SIMD-Beschleuniger für Grafik.
Während Intel zur letzten ISSCC vor einem Jahr den Atom-Prozessor als 'Silverthorne' umfassend vorstellte, hielt sich das Unternehmen diesmal recht bedeckt. Dass am ersten Achtkerner mit Nehalem-Architektur als "Nehalem-EX" gearbeitet wird, war schon durch das Konferenzprogramm bekanntgeworden .
Und so gab es nun nur noch einen winzigen Die-Shot des Prozessors als wesentliche Neuigkeit zu präsentieren. Das Bild ist deshalb kaum brauchbar, weil es verpixelt in einem PDF versteckt ist. Dem Anschein nach sitzen auf Nehalem-EX nur vier Cores pro Die, das jedoch dementierte Intel im Anschluss an die ISSCC-Vorschau. Es handle sich vielmehr um "4 x 2 Kerne" , ähnlich dem Core i7 – dort sind auch jeweils zwei Kerne direkt nebeneinander angeordnet.
Bei Nehalem-EX sollen alle acht Kerne auf einem "monolithischen" Die vereint sein, nicht auf zwei Dies in einem Chipgehäuse. Dieses Die hat insgesamt 2,3 Milliarden Transistoren – in solchen Dimensionen bewegten sich bisher nur Intels Sorgenkinder der Itanium-Familie. Hier steht der dauerverspätete Quad-Core Tukwila an, dessen 2 Milliarden Transistoren aber schon bekannt sind, und zwar seit der ISSC 2008. Zur ISSCC 2009 will Intel genauer erläutern, wie Takt und Spannung geregelt werden, ohne dabei einzelne Teile der CPU komplett zu stoppen. Einfach schlafen gelegt, wie bei Intels aktuellen Desktopprozessoren, wird bei Tukwila offenbar nicht jeder Teil der CPU.
Intel gab sich bei der ISSCC-Vorschau Mühe, die Botschaft von der "Ära der SoCs" zu transportieren. Dem "System on a Chip" (SoC) hängt der Ruf des Prozessors für Waschmaschinen an, wo alle Teile wie Recheneinheit, I/O, Speichercontroller und Systembusse auf einem Baustein vereint sind. Schon lange gibt es aber viel anspruchsvollere SoCs, beispielsweise in jedem modernen Handy.
Für künftige SoCs, vorzugsweise von Intel, plant der größte Chiphersteller der Welt neue Komponenten, die in die Prozessoren integriert werden sollen. Auf der kommenden ISSCC will Intel dafür unter anderem einen Analog-Digital-Wandler (ADC) für Funkmodule im 60-GHz-Band vorstellen. Ob dieser dann für Wireless USB (WUSB) oder WiMax eingesetzt werden soll, ist egal. Wichtiger ist die Strukturbreite, sie muss dem Rest des SoCs entsprechen. Intels ADC soll der erste in 45 Nanometern Strukturbreite sein.
Schon in 32 Nanometern, und damit in der Fertigungstechnik, mit der Intel schon 2009 Prozessoren herstellen will, arbeitet ein Temperatursensor, der auf der Halbleiter-Konferenz ebenfalls vorgestellt werden soll. Intel setzt solche Sensoren schon in der " Power Control Unit " des Core i7 ein. Diese Einheit sorgt unter anderem dafür, dass sich die CPU per Turbo-Boost selbst übertakten kann, solange Stromversorgung und Temperaturrahmen das erlauben.
Weder Strukturbreite noch Architektur oder sonstige spannende Details gibt es bisher zu einem "SIMD Accelerator" , den Intel auf der ISSCC vorstellen will. Diese Beschleuniger für die Parallelverarbeitung von Daten kennt man landläufig am besten unter dem Namen "Grafikprozessor". Und um einen solchen, allerdings für Handheld-Geräte, soll es sich bei dem neuen Intel-Beschleuniger auch handeln.
Entsprechend der SoC-Idee soll das Bauteil Rechenwerk, Speicher und I/O-Controller enthalten. Von 1,3 Volt bis 0,23 Volt soll der Beschleuniger funktionieren, Intel sieht ihn ausdrücklich auch in Netbooks. Dass er für die noch nicht vorgestellten Netbook-Chipsätze des Jahres 2009 wie den GN40 schon erscheint, ist jedoch unwahrscheinlich. Auf Nachfragen gab Intel drei bis fünf Jahre bis zur Markteinführung an.
Bei einem so frühen Prototypenstadium wollte Intel auch keine Angaben zur Architektur des Beschleunigers machen. Nach Ansicht des US-Journalisten Charlie Demerjian(öffnet im neuen Fenster) handelt es sich um einen Ableger des Geheimprojekts Larrabee . Dieses Design, das Intel nach jahrelanger Ankündigung 2009 auch einmal im Betrieb zeigen dürfte, besteht aus mehreren x86-Kernen. Von der "Intel Architecture" (IA), die sonst auf jeder Intel-Folie mindestens dreimal auftaucht, war bei der ISSCC-Vorschau in Zusammenhang mit dem SIMD-Beschleuniger aber nicht die Rede.
Die ISSCC 2009 findet ab dem 8. Februar 2009 in San Francisco statt.
