Test: Intels Core i7 "Nehalem" im Turbo-Modus

Nehalem-Architektur im Überblick

Blockdiagramm Nehalem Auch wenn die Kerne eine deutliche Verwandtschaft zu Core und Penryn zeigen, kommt ein neues Intel-Design doch nicht ohne Erweiterungen aus. Bei Nehalem hat Intel die Parallelität in der CPU deutlich erhöht - und das nicht nur durch HyperThreading. Unter anderem kann der Prozessor nun 128 dekodierte Micro-Ops "in flight" halten, beim Core waren es nur 96.

Intel fusioniert Das Konzept, mehrere dieser Micro-Ops zu einer zusammenzufassen, hatte Intel bereits mit dem Pentium M eingeführt und mit Core als Micro-Ops-Fusion erweitert. Bei Nehalem kann diese Fusion nun auch mit vier Verzweigungsbedingungen zusammenarbeiten. Bei der in allen modernen x86-CPUs (mit Ausnahme des Atom) üblichen Out-of-Order-Execution spart das in Nehalem Latenzen ein.

Der Schleifenfinder Dazu dient auch eine Erkennung von allerdings recht kleinen Schleifen. Der "Loop Stream Detector" kann bis zu 28 Micro-Ops alleine ausführen, ohne dass diese vorher wieder dekodiert werden müssten. Wie sich in unseren Benchmarks noch zeigt, profitieren offenbar Kompressionsalgorithmen davon, weniger jedoch komplexe Schleifen wie Video-Codecs.

Zweistufiger TLB Nicht nur für Programme, sondern auch für die sie bearbeitenden Daten hat Intel den TLB bei Nehalem erweitert. Alle modernen CPUs verfügen über diesen "translation lookaside buffer", der virtuelle Adressen in physikalische Speicheradressen übersetzt. Ein TLB lässt sich in wenigen Takten durchsuchen, seine Größe ist jedoch durch die Bauform und daraus resultierende Hitzeprobleme stark begrenzt. Maximal 512 Adressen passen in die zweite Stufe des TLB bei Nehalem.

Diese zweite Stufe des TLB ist nur für 4 KByte große Speicherseiten gedacht, Adressen von bis zu 4 MByte kann weiterhin die erste Stufe des TLB speichern. Bei Befehlen lässt sie sich zudem auf die Threads aufteilen.

Nach SSE4 kommt AVX Einen neuen Befehlssatz hat sich Intel diesmal gespart, sondern SSE4 nur leicht erweitert. Die "Advanced Vector Extensions" (AVX) beherrscht erst der Nehalem-Nachfolger "Sandy Bridge" im Jahr 2010. Dann stehen SIMD-Befehle- und Datentypen mit bis zu 256 Bit Breite auf dem Programm.

Die mit Funktionsblöcken Die ersten Core i7 bestehen aus einem einzelnen Die mit den vier Kernen, das aus 731 Millionen Transistoren auf 263 Quadratmillimetern besteht. Sie werden wie bisher in 45 Nanometer Strukturbreite gefertigt. Gegenüber den zwei Dual-Core-Dies eines Core-2-Quad von je 106 Quadratmillimetern ist der Siliziumaufwand also höher geworden.