IBM: 22-Nanometer-Chips mit Computational Scaling

Neuer Herstellungsprozess setzt auf mathematische Methoden für kleine Strukturen. IBM ist nach eigenen Angaben einen wichtigen Schritt auf dem Weg zu 22-Nanometer-Chips vorangekommen. Mit Hilfe von Computational Scaling (CS) will IBM die Herausforderungen, die die kleiner werdenden Strukturen mit sich bringen, meistern.

18. September 2008 um 10:05 Uhr / Jens Ihlenfeld

Aktuelle Computerchips werden in aller Regel mit einer Strukturgröße von 45 Nanometern hergestellt, die Verkleinerung der Strukturen auf 22 Nanometer stellt eine erhebliche Herausforderung dar. Vor allem die bislang eingesetzten Lithographiemethoden sind für die Produktion von 22-Nanometer-Chips eher ungeeignet – die Chiphersteller stoßen hier an die physikalischen Grenzen der Technik.

Abhilfe schaffen soll nun das Computational Scaling, das mit Hilfe mathematischer Methoden die Form der Lithographiemasken und die Charakteristik der Lichtquelle für jede Schicht des Chips variiert. Dabei kombiniert IBM verschiedene Ansätze unter dem Schlagwort Computational Scaling, darunter eine Technik zur Auflösungsverbesserung (Resolution Enhancement Technique, RET) und eine Maskenoptimierung (Source-Mask-Optimization, SMO), die zusammen mit Mentor Graphics entwickelt wurden.

Wann der computerbasierte Prozess zur Chipherstellung eingesetzt werden soll, verriet IBM nicht. Im August hatte das Unternehmen eine erste SRAM-Speicherzelle in 22-Nanometer-Technik vorgestellt. Damals erklärte IBM, die 22-Nanometer-Technik werde voraussichtlich erst in zwei Chipgenerationen zum Einsatz kommen, im nächsten Schritt stehe eine Verkleinerung der Strukturen auf 32 Nanometer an.