Intels Nehalem soll Stromsparmodi schneller wechseln

Neue PLL auf Fachkongress vorgestellt. Auf dem derzeit in Honolulu stattfindenden "VLSI Symposium", einem der renommiertesten Kongresse für Halbleitertechnik, hat Intel erklärt, wie der kommende Prozessor "Nehalem" noch sparsamer werden soll. Ein neuer Taktgeber soll nicht nur schneller schalten, sondern auch selbst sehr wenig Leistung aufnehmen.

17. Juni 2008 um 12:12 Uhr / Nico Ernst

Moderne Mikroprozessoren schalten ständig Teile ihrer Funktionseinheiten oder Caches ein oder aus, was über die "P-States" kontrolliert wird. Ein solcher "Power State" gibt unter anderem an, welcher Takt und welche Spannung an einem Teil der Schaltung anliegt. Für den Takt ist ein Taktgeber in Form einer Phasenregelschleife mit der englischen Abkürzung "PLL" (phase locked loop) zuständig.

Je schneller die PLL einen bestimmten Takt erreicht, desto öfter können die P-States gewechselt werden. Grob vergleichen kann man das mit einem Automatikgetriebe, bei dem abhängig von der Drehzahl der Gang gewechselt wird. Arbeitet die PLL schneller, können nicht benötigte Teile der CPU öfter schlafen gelegt werden.

Die PLL für Intels Nehalem soll 56 Prozent schneller arbeiten als bei bisherigen Intel-Prozessoren, erklärte der Chiphersteller auf dem VLSI Symposium . Dabei soll sie selbst auch weniger Energie verbrauchen – wie das gestaltet ist, gab Intel noch nicht an. Denkbar ist aber, dass die Nehalems vor allem im Ruhezustand weniger Leistung aufnehmen als die Penryn-Kerne . Ob die neue PLL auch unter Volllast, etwa beim Spielen oder im Serverbetrieb mit hoher Auslastung, die typische Leistungsaufnahme drückt, darf bezweifelt werden.

Im Verlaufe der eben erst gestarteten Konferenz will Intel auch weitere Details zu neuen SRAM-Speichern für Cache-Architekturen und Fertigungsprozesse verraten – darunter auch zum bisher bei Intel verschmähten SOI.