MIPS 1004K - Multithreading-Multiprozessor lizenzierbar
Bereits bei seinen Single-Cores hatte MIPS Technologies die Pipeline-Effizienz verbessert: beim MIPS32 34K mittels Multithreading und beim MIPS32 74K mit Taktfrequenzen über 1 GHz und einer superskalaren Out-of-Order-Pipeline. Mehr Leistung für Embedded-Massenapplikationen sollen nun "kohärente Multicore-Lösungen" erzielen, mit denen sich "bei gängigen Halbleiterfertigungsprozessen und Taktfrequenzen die Systemressourcen minimieren und die SoC-Performance maximieren lassen" , heißt es seitens MIPS. Die höhere Rechenleistung soll der neue 32-Bit-Kern 1004K in Verbindung mit SMP-(Symmetric-Multiprocessing-)basierten Betriebssystemen liefern – und die Umsetzung mehrerer Funktionen und Applikationen auf einer einzigen Plattform erlauben. Bis zu vier der Kerne lassen sich zu einem Multicore-Prozessor verbinden.
"Mit unserer Multicore-Lösung bieten wir Entwicklern zwei Möglichkeiten, ihre Embedded Applikationen leistungsfähiger zu gestalten: den 74K Core für schnelle single-threaded Anwendungen, oder den 1004K Core für skalierbare, kohärente Multiprocessing-Lösungen, um noch mehr Leistungsfähigkeit zu erzielen" , betont John Derrick, President und General Manager der Processor Business Group bei MIPS Technologies. Dazu komme "ein umfangreiches Ecosystem für digitale Produkte im Heimbereich und darüber hinaus."
Der 1004K-Kern bietet einen skalierbaren Migrationspfad für die MIPS32-Kerne 24K und 34K – die bestehende Software lässt sich voll nutzen. Durch die Multithreading-Architektur des 1004K sollen die SOC-Entwicklungskosten gesenkt werden, da für viele Anwendungen weniger Prozessoren als bei bisherigen anderen Multiprozessor-Lösungen für den Embedded-Bereich notwendig sind. Profitieren sollen die digitale Unterhaltungselektronik, Home Networking und die Büroautomatisierung.
Außerdem soll der 1004K-Kern Entwicklern mehr Flexibilität verschaffen: Der "Multicore Coherence Manager" (CM) bildet laut MIPS die Basis für intelligente Systemkohärenz und ist für einen bis vier Single- oder Multi-Threaded-Kerne konfigurierbar. Für optionale Hardware-Kohärenz der I/O-Peripherie enthalten die Kerne eine "I/O Coherence Unit" (IOCU), mit der sich der Overhead beseitigen lässt, der zur Implementierung dieser Funktion in Software erforderlich ist.
Die ersten zwei 1004K-Kern-Modelle sollen noch im zweiten Quartal 2008 zur Verfügung stehen. Zum einen der "MIPS32 1004Kc", der ein kohärentes Processing-System mit Integer-Kernen bietet, und der "MIPS32 1004Kf", der zusätzlich auch noch Fließkommaeinheiten beherbergt.