Toshiba und NEC entwickeln 32-Nanometer-Fertigung gemeinsam

Entscheidung über Basis-Technologien fällt erst 2008

Im Rennen um die nächstkleinere Strukturbreite in der Halbleiterfertigung verbünden sich erneut die japanischen Elektronik-Riesen NEC und Toshiba. Nach der 45-Nanometer-Fertigung, die beide Unternehmen gemeinsam entwickelt hatten, stehen jetzt 32 Nanometer an.

Artikel veröffentlicht am 28. November 2007, 11:25 Uhr, Nico Ernst

Zwar hatten bereits Intel und dann Samsung im Jahr 2007 Test-Chips mit Strukturbreiten um 32 Nanometern gezeigt, die Massenfertigung von komplexen Bausteinen mit derart feiner Elektronik wird jedoch erst für das Jahr 2009 erwartet. Einfach aufgebaute DRAMs und Flash-Bausteine sind umfangreicheren Schaltungen wie Prozessoren dabei stets einige Monate voraus.

Bei 32 Nanometern werden die Probleme der Miniaturisierung jedoch immer größer, unter anderem denken die Halbleiter-Hersteller dabei über Belichtung mit Röntgenstrahlen (EUV) nach, so dass nun fleißig Allianzen geschmiedet werden: AMD und Qimonda arbeiten zusammen, ein ähnliches Bündnis hatten auch bereits IBM, Chartered, Samsung und Freescale angekündigt.

Nachdem Toshiba, NEC und damals noch Sony bereits zusammen Verfahren für 45-Nanometer-Chips seit Anfang 2006 entwickelt hatten, haben die beiden Unternehmen ihre Zusammenarbeit nun für 32 Nanometer verlängert. Im Laufe des Jahres 2008 sollen die Entscheidungen über die eingesetzten Technologien gefällt werden - wann dann die Serienfertigung aufgenommen wird, teilten die beiden Unternehmen noch nicht mit. Es ist jedoch davon auszugehen, dass - wie andere Halbleiterhersteller auch - die beiden Bündnispartner ebenfalls 2009 die Serienfertigung von 32-Nanometer-Chips aufnehmen werden.