Samsung fertigt erste Flash-Bausteine mit 30 Nanometern

64-GBit-NAND soll 2009 serienreif sein

Flash-Marktführer Samsung hat in Korea erste Wafer mit Flash-Bausteinen in 30 Nanometern Strukturbreite hergestellt. Nicht nur durch die kleinere Strukturbreite, sondern auch durch eine andere Anordnung der Zellen soll sich so die Dichte der Speicher weiter erhöhen. Bis zum Jahr 2009 soll das Verfahren serienreif sein.

Artikel veröffentlicht am 23. Oktober 2007, 11:34 Uhr, Nico Ernst

Neben Samsung arbeiten auch andere Hersteller wie Toshiba am 30-Nanometer-Prozess. Die Strukturbreiten bei Flash-Speichern weichen dabei immer um einige Nanometer von denen anderer Halbleiter wie Prozessoren und DRAM ab, weil die Flash-Strukturen sehr gleichförmig sind und sich so noch etwas verkleinern lassen. Chip-Marktführer Intel hat bereits erste SRAM-Test-Chips in 32 Nanometern vorgeführt, auch dort soll aber der Fertigungsprozess erst 2009 serienreif sein.

Wafer mit 30-nm-Flash Auch Samsung hat nun erste Wafer mit NAND-Flash in 30 Nanometern gezeigt, die bis 2009 in die Großserienfertigung gehen sollen. Auf einem Die sitzen dabei 64 Gigabit, Samsung plant damit Speicherkarten aus bis zu 16 der Bausteine, die somit 128 Gigabyte speichern könnten. In welchem Format solche Karten dann hergestellt sein sollen - vermutlich Compact Flash -, gab Samsung noch nicht an.

Drei Schritte für SaDPT Die neuen Bausteine sind wie bisher als Multi-Level-Cells (MLC) gefertigt, dazu kommt aber noch ein neues Verfahren namens "self-aligned double patterning technology" (SaDPT). Dabei wird zunächst eine Lage in einer weiteren Strukturbreite belichtet, die zweite Schicht der Speicherzellen ordnet sich dann selbst entsprechend dem erzeugten Muster an. Welche Größe in Quadratmillimetern ein 64-Gigabit-Flash damit erreicht, verriet Samsung aber bisher nicht. Dank SaDPT sollen sich aber bestehende Produktionseinrichtungen für Strukturbreiten von 50 und 40 Nanometern auch für 30 nm verwenden lassen.