AMDs Barcelona kommt mit Stromspartechnik "CoolCore"
Prozessorhersteller enthüllt weitere Details, jedoch vorerst keine Benchmarks. In München hat AMD wenige Wochen vor der Auslieferung der ersten Serien-Prozessoren mit K10-Architektur weitere Details zu den Funktionen des Server-Modells mit dem Codenamen "Barcelona" und vier Kernen verraten. Neben dem neuen Namen "CoolCore" für die dynamische Regelung von Takt und Spannung für die Kerne hat man sich zudem ganz bewusst für einen Beibehalt von DDR-2-Speichern für Server entschieden.
Bereits zum vierten Mal lud AMD die Presse in München zu Präsentationen der K10-Architektur. Über die verschiedenen Prozessor-Modelle und die Cache-Architektur hatte Golem.de bereits berichtet. Diesmal gab sich AMD alle Mühe, die auf dem Papier gegenüber kommenden und existierenden Intel-CPUs teils deutlich höheren Angaben zur typischen Leistungsaufnahme (TDP) seines Barcelona-Kerns in ein besseres Licht zu rücken.
Ein zentraler Punkt ist dabei der Speicher und dessen Steuerung. Intels aktuelle Server-Plattformen setzen größtenteils auf Fully-Buffered-DIMMs ( FB-DIMMs ), die in der Branche aber stets wegen ihrer hohen Leistungsaufnahme gescholten werden. Der eigentliche Vorteil der neuen Speicher liegt in der Anzahl der Module pro Speicherkanal, und der damit höheren Speicherdichte. Aber, so AMDs Produkt-Manager für das Server-Marketing Steve Demski, "Ich habe noch keinen Server mit mehr als acht Speicher-Slots pro CPU-Sockel gesehen . Folglich hat sich auch AMD bei den nun erstmals selbst auf Bildern gezeigten Barcelona-Boards für acht Slots entschieden – die aber herkömmlichen DDR-2-Speicher aufnehmen können. Laut AMDs eigenen Messungen nimmt allein der Speicher mit 8 FB-DIMMs von je 1 GByte auf einem Intel-Board unbelastet über 83 Watt auf, gleichviele 1-GByte-Module mit DDR-2-667 sollen im Idle-Modus nur gut 14 Watt aus der Steckdose saugen.
Unter Last sieht die Bilanz für FB-DIMMs natürlich noch schlechter aus: In den genannten Systemen nimmt der Speicher im Intel-Server bis zu 101 Watt auf, beim Bareclona-Rechner nur knapp 37 Watt. Steve Demski entschuldigte sich auf Nachfrage, dafür den laut AMDs eigenen Empfehlungen(öffnet im neuen Fenster) veralteten Test SPEC-CPU-2000 verwendet zu haben, Vergleichsdaten eines Intel-Systems mit der 2006er-Version des Benchmarks hätten nicht vorgelegen. Werte zur Rechenleistung zitierte der AMD-Manager auch nicht, es ginge ihm lediglich um den Stromverbrauch, erklärte er.
Bei diesen Unterschieden relativiert sich auch, dass ein Quad-Core-Prozessor aus Intels 5300er-Serie der Xeons in den Low-Voltage-Ausführungen (derzeit maximal 1,86 GHz) mit einer TDP von 50 Watt angegeben ist, während die sparsamsten Barcelonas zu Beginn laut AMD mit einer TDP von 68 Watt erscheinen sollen. Steve Demski rechnete kurzerhand die Leistungsaufnahmen von CPUs, Speicher und Chipsatz zusammen und kam für das Intel-System auf 228 Watt, beim Barcelona-Server auf 186 Watt. Bei 500 derartigen Servern soll man pro Jahr beim günstigen US-Preis von 10 US-Cent pro Kilowattstunde knapp 30.000,- US-Dollar an Stromkosten sparen können.
Ob damit auch gesagt ist, dass ein 2-GHz-Barcelona nur die Rechenleistung eines 1,86-GHz-Xeon mit Quad-Cores erreicht, ließ Demski offen. Ebenso gehen in diese Rechnung die größtenteils in Intels Southbridge steckenden I/O-Funktionen mit 12,4 Watt ein, die beim Barcelona-System fehlen. Die mit 15 Watt veranschlagte Quasi-Northbridge (der Speicher-Controller steckt ja schon in der CPU) kümmert sich bei den meisten Server-Chipsätzen für Opterons nur um Datenpfade zur Grafik und zu PCI-Express-Slots. Über PCI-Express, direkt oder im Slot, sind dann auch Ethernet-Ports und Festplatten-Controller angeschlossen.
Um überhaupt auf 65 Watt zu kommen, hat sich AMD zahlreiche neue Stromspar-Tricks ausgedacht, die wichtigsten sind aber schon seit langem bekannt: Die einzelnen Kerne können je nach Auslastung Takt und Spannung senken – bei Intels gegenwärtigen Xeons geht das nur pro Die, also für jeweils zwei Kerne gleichzeitig. Dieser Funktion hat AMD nun mit "CoolCore" einen geschützten Markennamen spendiert. Das gilt auch für "Dual Dynamic Power Management" (DDPM), das die getrennte Spannungsversorgung von Speichercontroller und Rechenkern beschreibt. Früher war das meist als "split voltage planes" bekannt.
Wie AMD seine versprochene 50 Prozent höhere Speicherbandbreite – trotz doppelt so vielen Kernen auf einem Die – erreichen will, deutete AMD nun auch an. Neben einem Vorsortieren der Speicherzugriffe (DRAM Paging) werden spekulative Lesezugriffe auf den Speicher nicht wie bei Intel in den L2-Cache geladen, sondern in eigene Puffer von 32 Byte. Dadurch sollen bei den Prefetches keine möglicherweise schon ungültigen Daten im L2-Cache landen, der dann teilweise gelöscht, und zeitraubend über das DRAM neu geladen werden müsste. Der L2-Cache ist beim Barcelona mit 512 KByte je Kern ausgelegt, dazu kommen noch 2 MByte L3-Cache, auf den die Kerne gemeinsam Zugriff haben. Intel bietet einen insgesamt 4 MByte großen Shared-Cache für alle Kerne, keinen L3-Cache – kann aber einzelne Cache-Lines bei falschen Prefetches gezielt für ungültig erklären, und erst dann wieder mit Daten füllen, wenn gerade Zeit ist.
Einen weiteren Leistungs-Vorteil soll Barcelona aus der Tatsache ziehen, dass DDR2-667-Speicher nun stets mit der vollen Geschwindigkeit angesprochen wird, was in der Vergangenheit bei steigender Anzahl der DIMMs nicht der Fall war. Steve Demski erklärte auf Nachfragen, dass auch bei 8 DIMMs stets effektiv 667 MHz erreicht werden. Ob das allerdings auch bei sehr großen Modulen noch klappt, ist noch nicht bekannt.
Mit Angaben zur Rechenleistung hielt sich AMD diesmal nach dem Debakel um geschätzte SPEC-Benchmarks mit nicht auf der Roadmap geführten Taktfrequenzen vollkommen zurück. Das, so Steve Demski, soll erst zur Markteinführung der neuen Opterons mit Barcelona-Kern wieder ein Thema sein. Wie AMD bereits früher ankündigte , sollen im August 2007 die ersten Barcelonas mit bis zu 2 GHz ausgeliefert werden.
