Flash-Speicher: Höhere Speicherdichte durch besseres Stapeln

Toshiba arbeitet an neuem Design für gestapelte Flash-Chips. Mit einem neuen dreidimensionalen Chip-Design will Toshiba Flash-Speicher mit höherer Kapazität ermöglichen, unabhängig von Fortschritten bei der Fertigungstechnik. Die nach einer neuen Methode gestapelten Chips sind nur minimal größer als herkömmliche Bausteine, sollen leicht zu fertigen sein und eine höhere Datendichte erlauben.

12. Juni 2007 um 13:25 Uhr / Jens Ihlenfeld

Toshiba verbessert dabei den Stapel-Prozess, nicht die eigentliche Herstellungstechnik, die für gewöhnlich höhere Kapazitäten erlaubt. Statt wie bisher flache Speicherverbünde aufeinander zu stapeln, was den Herstellungsprozess langwieriger und komplexer macht, will Toshiba mit seinem Ansatz NAND-Flash-Chips mit höherer Speicherdichte deutlich einfacher herstellen können.

Dabei versieht Toshiba die gestapelten Substrate mit Löchern, die mit schwach dotierten Silizium-Säulen gefüllt werden, die von Gate-Elektroden eingeschlossen sind. Ein Stapel mit 32 Schichten soll letztendlich etwa eine zehnfach so hohe Integration aufweisen wie ein herkömmlicher Chip der gleichen Generation.

Marktreif ist Toshibas Technik noch nicht, noch muss an der Sicherheit und Verlässlichkeit gearbeitet werden. Wann entsprechende Chips auf den Markt kommen könnten, gab Toshiba noch nicht an.