Samsung verbindet DRAM-Stapel mit Through-Silicon-Vias

Gestapelte DRAM-Dies für künftige Speichergenerationen

Schneller, kleiner und weniger stromhungrig sollen künftige Speicherchips dank so genannter "Through Silicon Via" (TSV) werden, verspricht Samsung. Mit den direkten Verbindungen des Siliziums lassen sich mehrere Chips in einem Gehäuse stapeln.

Artikel veröffentlicht am 23. April 2007, 11:21 Uhr, Jens Ihlenfeld

Erst vor kurzem haben IBM und Intel Fortschritte in diesem Bereich gemeldet. Nun folgt Samsung mit einer ähnlichen Ankündigung.

Through Silicon Via für schnellere Chip-Stapel

Samsung setzt auf ein DDR2-Modul, das aus vier DRAM-Chips mit je 512 MBit Kapazität besteht, die in einem "Wafer-Level-Processed Stacked Package" (WSP) untergebracht sind. Aus diesen Paketen mit je 2 GBit Kapazität lassen sich dann DIMMs mit insgesamt 4 GByte bauen.

Bisher mussten die Verbindungen zwischen mehreren Chips mit feinen Drähten oder Lötkontaktflächen wie bei den Außenanschlüssen gestaltet werden. Mit den Through-Silicon-Vias lassen sich die einzelnen Dies in einem WSP enger packen. So sollen sich auch weiterhin schnellere DRAM-Generationen fertigen lassen. Mit dem Einsatz der Technik in kommerziellen Chips rechnet Samsung 2010.