Chipdesign: HP will Interconnects durch Crossbar ersetzen

Gitterstruktur aus Nano-Drähten soll Strom sparen und Leistung erhöhen

Statt der fortwährenden Verkleinerungen der gesamten Strukturbreiten haben sich Forscher von HP ein Konzept ausgedacht, das Halbleiter durch einen radikal anderen Ansatz schneller und stromsparender machen soll: Statt fester Verbindungen zwischen Funktionseinheiten sollen über ein Netzwerk nur die gerade gebrauchten Schaltungen verbunden werden.

Artikel veröffentlicht am 16. Januar 2007, 12:32 Uhr, Nico Ernst

Wie CNET berichtet, will HP damit die metallenen "Interconnects" auf einem Chip abschaffen. So bezeichnet die Halbleiter-Industrie die Verbindungen von Transistoren und Funktionseinheiten auf einem Chip. Sie werden heute noch durch lithographische Verfahren aufgebracht und sind vergleichbar den Leiterbahnen auf einer Platine statisch: Entweder besteht eine Verbindung - oder eben nicht.

Die elektrischen Eigenschaften der Interconnects und die steigende Leistungsaufnahme setzen aber für immer schnellere Chips immer engere Grenzen. Zudem wird auch die Verkleinerung von Transistoren immer schwieriger - aktuelle Herstellungsprozesse arbeiten an einigen Stellen eines Halbleiters mit Materialdicken von wenigen Atomlagen. In den HP Labs will man nun einen Weg gefunden haben, Chips schneller arbeiten zu lassen, ohne die gesamte Strukturbreite zu verkleinern.

Dazu sollen die Interconnects schlicht abgeschafft werden. An ihre Stelle tritt ein "Crossbar" - also eine schaltbare Struktur, die jeden Transistor mit jedem anderen verschalten kann. Der Crossbar besteht aus zwei Schichten, die zusammen ein rechtwinkliges Gitter aus Drähten von nur 4,5 Nanometern Dicke bilden. Diese Nano-Drähte aus Kupfer oder Aluminium werden auch nicht mehr durch Belichtung, sondern durch das Einpressen einer Struktur ins Silizium gebildet.

Damit bildet sich ein Netzwerk, vergleichbar dem Ampelsystem einer Großstadt: Für eine bestimmte Verbindung werden entlang einer Route alle Ampeln auf Grün geschaltet und der Strom kann fließen. Andere Verbindungen müssen dann andere Wege nehmen oder pausieren. Eine Stromersparnis ergibt sich, da nur die gerade benötigten Verbindungen aktiv sind und so auch viele Transistoren abgeschaltet werden können.

Vor allem für flexible Chips wie FPGAs, deren Funktionseinheiten mehrere Aufgaben übernehmen und dynamisch miteinander verschaltet werden können, verspricht sich HP von dem Verfahren Vorteile. Die Interconnects machen dabei laut der Wissenschaftler bis zu 80 Prozent der gesamten Chipfläche aus. Mehr noch: Ein FPGA in 45 Nanometern Strukturbreite soll durch den Crossbar nur 4 Prozent der Größe eines Chips mit Interconnects haben.

Einen Prototypen eines FPGA mit Crossbar will HP bis Ende des Jahres 2007 fertig stellen, marktreif soll die Technologie frühestens im Jahre 2010 werden. HP will dann Lizenzen für das Verfahren erteilen, wenn es sich bewährt. Als mögliche Anwendungsgebiete nennen die Forscher bisher neben FPGAs auch Speicherbausteine, von hoch getakteten Prozessoren ist bisher nicht die Rede. Die HP-Wissenschaftler veröffentlichen ihre Ergebnisse in der am 24. Januar in den USA erscheinenden Zeitschrift "Nanotechnology".