AMD und IBM versprechen mehr Leistung für 45-Nanometer-Chips

Immersionslithographie und Ultra-Low-k-Verfahren sollen Leistung erhöhen. Auf dem International Electron Device Meeting (IEDM) haben IBM und AMD Details zum Einsatz von Immersionslithographie, Ultra-Low-k-Interconnect-Dielektrika und mehreren verbesserten Transistor-Strain-Verfahren in der Herstellung von Prozessoren in 45-Nanometer-Technik vorgestellt. Mitte 2008 sollen die ersten 45-Nanometer-Produkte auf Basis dieser Prozesse gefertigt werden.

13. Dezember 2006 um 10:39 Uhr / Jens Ihlenfeld

In der aktuellen Prozesstechnologie wird konventionelle Lithographie genutzt, die zu erheblichen Einschränkungen bei Mikroprozessor-Designs jenseits der 65-Nanometer-Prozesstechnik führt. Bei der Immersionslithographie wird der Raum zwischen dem Projektionsobjektiv des Stepper-Lithographiesystems und dem Wafer mit einer transparenten Flüssigkeit gefüllt, was eine erhöhte Tiefenschärfe und somit verbesserte Bildpräzision bieten soll, sagt Dr. Hans Deppe, Corporate Vice President und Geschäftsführer von AMDs Fertigungsstandort in Dresden.

Durch diesen Prozess soll beispielsweise die Leistung einer SRAM-Zelle um rund 15 Prozent erhöht werden können, ohne dass kostenaufwendigere Doppelbelichtungsverfahren erforderlich sind.

Darüber hinaus ist die Verwendung von porösen Ultra-Low-k-Dieleketrika zur Reduzierung der Interconnect-Kapazität und der Leitungsverzögerung ein kritischer Schritt zur weiteren Verbesserung der Mikroprozessor-Leistung und zur Verringerung der Verlustleistung. Eine neue Ultra-Low-k-Prozessintegration soll es ermöglichen, die dielektrische Konstante der Interconnect-Dielektrik zu reduzieren und gleichzeitig die mechanische Festigkeit zu wahren. Darüber hinaus ermöglicht der Ultra-Low-k-Interconnet eine Reduzierung der leitungsbezogenen Verzögerung um 15 Prozent im Vergleich zu konventionellen Low-k-Dielektrika, so die Unternehmen in einer Pressemitteilung.

Trotz der erhöhten Packungsdichte bei den Transistoren der 45-Nanometer-Generation haben IBM und AMD nach eigenen Angaben eine 80-prozentige Steigerung des Ansteuerungsstroms des P-Kanal-Transistors und eine 24-prozentige Erhöhung des Ansteuerungsstroms des N-Kanal-Transistors im Vergleich zu nicht verspannten Transistoren nachgewiesen. Dies soll zu einer besonders hohen CMOS-Leistung in einer 45-Nanometer-Prozesstechnologie führen.

IBM und AMD arbeiten bereits seit Januar 2003 zusammen an der Entwicklung von Halbleiter-Fertigungstechnologien der nächsten Generation. Im November 2005 gaben die beiden Firmen eine Fortsetzung ihrer gemeinsamen Entwicklungsarbeit bis zum Jahr 2011 bekannt, die auch die 32-nm- und 22-nm-Prozesstechnologie-Generationen einschließt.