IBMs Power6 kommt mit 5 GHz und Dezimal-FPU

Neuer Prozessor kann bis 10 zählen

Auf dem derzeit in San Jose stattfindenden "Fall Processor Forum" hat IBM einige Details zur Architektur des derzeit in Entwicklung befindlichen Prozessors "Power6" verraten. Die CPU soll mit Dezimal-Arithmetik zurechtkommen - und nicht mehr nur mit 0 und 1 rechnen.

Artikel veröffentlicht am 11. Oktober 2006, 14:02 Uhr, Nico Ernst

Wie Brad McCredie, IBMs Chef-Architekt für die Power-Serie, in einem Interview mit Cnet erklärte, erwartet sein Unternehmen durch die dezimalen Berechnungen auf Hardware-Ebene im Power6 enorme Leistungssteigerungen. Bis zu siebenfach höhere Rechengeschwindigkeiten seien so erreichbar, gab der Entwickler an. Bisher rechnen - von einigen anwendungsspezifischen Prozessoren abgesehen - alle CPUs intern mit binärer Arithmetik. Durch die Umrechnung vom 10er- in das 2er-System schleichen sich oft Fehler ein, die aufwendig korrigiert werden müssen. Vor allem Divisionen und Multiplikationen sind dabei ein Problem, wovon unter anderem Intel durch den legendären FDIV-Bug im ersten Pentium ein Lied singen kann.

Wie IBM seinem Power6 das Dezimalsystem beibringen und dabei noch die Leistung steigern will, gab McCredie noch nicht an. Sinnvoll erscheint die Erweiterung aber durchaus, da die Power-Prozessoren vor allem in großen Rechnerverbünden und Supercomputern für technisch-wissenschaftliche Anwendungen, aber auch bei Finanzdienstleistern eingesetzt werden. Mit dem Power6 soll die bisher für PCs vorgesehen CPU-Serie PowerPC näher an die recht unterschiedliche Power-Architektur heranrücken. So werden etwa die Altivec-Einheiten für SIMD-Verarbeitung (vergleichbar mit Intels SSE-Einheiten) nun in den Power-Prozessor integriert.

Das Die des Power6 wird aus zwei Kernen bestehen, von denen jeder im Vergleich zum Power5 mit 4 MByte exklusivem L2-Cache einen doppelt so großen Zwischenspeicher ansprechen kann. Jeder der Kerne kann zwei Threads simultan ausführen. Dazu kommen noch bis zu 32 MByte L3-Cache, der aber nicht im Chip-Gehäuse sitzt. Wie die Kerne an diesen gemeinsam genutzten Cache angebunden werden, hat IBM noch nicht erklärt. Ebenso ist nicht bekannt, wie IBM die bis zu vier Power-Prozessoren, die in einem Rechner möglich sind, in Zukunft miteinander verbinden will. Es ist aber mehr als wahrscheinlich, dass IBM - wie schon seit 2001 bei den Power-Prozessoren - auch wieder Multi-Chip-Module anbietet, bei denen derzeit wie beim Power5 zwei Dual-Core-Dice in einem Gehäuse verbunden werden.

Da die Leistungsaufnahme bei den Power-Prozessoren traditionell schon sehr hoch ist und die Server auch darauf ausgelegt sind, will IBM die 65 Nanometer Strukturbreite, in der Power6 gefertigt wird, offenbar nicht fürs Stromsparen nutzen. Brad McCredie kündigte an, dass die Taktfrequenzen nahe an 5 GHz liegen werden - bisher ist der Power5 mit maximal 2,3 GHz als Dual-Core-Modell zu haben. Bereits Anfang des Jahres 2006 hatte IBM versprochen, den Power6 im Laufe seiner Marktpräsenz auf über 6 GHz zu treiben. Zum Start, der Mitte des Jahres 2007 erfolgen soll, ist IBM nun offenbar etwas vorsichtiger geworden.