IDF: Neuer Speichertyp mindestens dreimal schneller

"Transactional Memory" als Softwaresimulation gezeigt. Noch vor dem offiziellen Start des Intel Developer Forum hat Chief Technology Officer Justin Rattner im Rahmen eines Presse-Briefings erstmals eine neue Architektur für PC-Hauptspeicher vorgeführt. Das "Transactional Memory" arbeitet nicht mehr mit statisch adressierten Bereichen, Threads können Änderungen im Speicher anderer Threads vornehmen.

6. März 2006 um 21:25 Uhr / Christian Klaß

Affiliate-Hinweis

Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.

Das Transactional Memory arbeitet damit wie das "Record Locking" in einer Datenbank: Nur die Bereiche, die gerade in Bearbeitung sind, sind nicht mehr sofort addressierbar. Bei bisherigen Memory-Architekturen hat ein Programm oder ein Thread seine Speicherbereiche stets exklusiv alloziert, andere Software konnte darauf nicht zugreifen.

Im Zeitalter von mehreren Cores pro Computer ist diese Methode aber hinderlich, da oft mehrere Threads auf die Ergebnisse anderer Threads warten müssen – und deren Speicherbereiche nicht einsehen oder gar beschreiben können. Das Resultat sind Wartezeiten, welche die Gesamtperformance bei immer mehr Cores in die Knie zwingen: Das System skaliert nicht mehr. Als Beispiel nannte Rattner Tests aus den Intel-Labors, bei denen Anwendungen bei bis zu acht Cores noch schneller wurden, mit noch mehr Cores aber tatsächlich langsamer.

Affiliate-Hinweis

Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.

Der neue Speichertyp lindert das, indem Threads sofort, nachdem der "Lock" auf einen Speicherbereich durch einen abgeschlosssenen Schreib- oder Lesevorgang aufgehoben wurde, wieder darauf zugreifen können. Das Resultat soll mindestens eine Verdreifachung der Gesamtperformance sein. Rattner demonstrierte die Vorteile anhand einer Banking-Applikation auf Java-Basis. Die Aufgaben wurden dabei auf einer Xeon-Maschine mit acht Dual-Core-Prozessoren mit herkömmlichem Speicher in 10,4 Sekunden abgewickelt, mit Transactional Memory in nur 4,6 Sekunden.

Bei der Vorführung handelte es sich im eine Softwaresimulation, wie sie bei neuen Hardwareentwicklungen im Forschungsstadium üblich ist. Da Transactional Memory mit der exklusiven Speicheradressierung eines PC radikal bricht, sind an Betriebssystemen, Chipsätzen und Anwendungen grundlegende Änderungen nötig. Auf Nachfragen, wann der neue Speichertyp marktreif sein könnte, sprach Rattner von "mehreren Jahren" und verriet auch keine weiteren Details zur Funktionsweise. [von Nico Ernst]